マイクロ波周波数シンセサイザのmm範囲。 マイクロ波実験室シンセサイザー。 スキーム、説明。 衛星およびセルラー通信、ワイヤレスデータインフラストラクチャ：コンポーネント要件
無線システムの技術的パラメータを大きく左右する高品質の周波数シンセサイザを使用しないと、最新の通信手段を作成することはできません。 記事は議論します 生産的なブロードバンド周波数シンセサイザー、と制作会社 マキシム・インテグレーテッド、0.25〜10GHzの範囲の基準信号を生成できます。 低コストで優れた位相ノイズ性能を備えているため、個人用無線システムからハイエンドの計装に至るまでのアプリケーションに適しています。
人類は、電磁波のスペクトルの無線周波数部分、特に、0.30〜30GHzの発振周波数を持つ超短波の範囲をますます使用しています。 今日のこの広大な範囲は、ローカルおよびグローバル規模のネットワークインフラストラクチャに絡み合った、デジタルデータ伝送用のチャネルを備えたさまざまな無線通信システムですでにかなり密集しています。 無線通信、衛星通信、ナビゲーションシステムの新しいシステムと標準の出現は、半導体製造技術の向上と並行しており、通信機能の分野での急速な進歩に貢献しています。
衛星およびセルラー通信、ワイヤレスデータインフラストラクチャ：コンポーネント要件
RF機器の設計における基本的なタスクの1つは、振幅と位相を含むキャリア周波数の高精度と安定性を確保することです。 今日、この問題は、原則として、専用の周波数シンセサイザを使用することで解決されています。 この場合の一般的なオプションは、フェーズロックループシンセサイザーチップ（PLL）で、外部基準周波数の水晶発振器と、基準および生成された出力周波数用の内蔵分周器、周波数位相の形式の比較回路を使用します。弁別器（検出器）。 エラー信号は、別の出力ステージ（チャージポンプ）によって生成され、外部（ループ）フィルターを介して、内蔵または外部の電圧制御発振器（VCO）に供給されます。
整数（Integer-N）および小数部Fractional-Nのプログラム可能な係数、および適切な基準周波数の選択により、出力周波数の範囲が広がり、周波数合成プロセスのパラメーター（速度や周波数など）を変更できます。スイッチングステップ、位相ノイズレベル。
フラクショナルNシンセサイザーは、主に、周波数スイッチング速度の向上、搬送周波数付近の位相ノイズの低減、GSMおよびGPRS通信システムのスプリアスコンポーネントのレベルの低減という問題の解決策として登場しました。
シンセサイザーMAX2870、MAX2871、MAX2880。 機能、利点、使用に関する推奨事項
マキシム・インテグレーテッドの現在の半導体ポートフォリオには、3つの超広帯域フェーズロックループ（PLL）シンセサイザーICが含まれています。 それらはすべて、PLLを備えた自己発振器に基づく合成メカニズムを使用しています。 出力周波数はVCOによって設定され、低周波数基準発振器によって安定化されます。
表1.PLLを使用したMaxim反復周波数シンセサイザー
| 名前 | モード 合成 |
供給電圧、V | 周波数範囲、MHz | 元。 電力、dBm | 差分 終了 | ノイズレベル、dBc / Hz | 不安定性cf. 平方 | ケース/端子 | 作動温度、°C | |
| 最小 | 最大。 | |||||||||
| MAX2870 | 分数/整数 | 3,0…3,6 | 23,5 | 6000 | -4…5 | 2 | -226,4 | 0,25 | TQFN / 32 | -40…85 |
| MAX2871 | 分数/整数 | 3,0…3,6 | 23,5 | 6000 | -4…5 | 2 | -229 | 0,2 | TQFN / 32 | -40…85 |
| MAX2880 | 分数/整数 | 2,8…3,6 | 250 | 12400 | いいえ | いいえ | -229 | 0,14 | TQFN / 20 TSSOP / 16 | -40…85 |
マキシム・インテグレーテッド・周波数シンセサイザのアプリケーションには、通信機器、無線通信機器、測定システム、RFデバイスのクロックジェネレータ、およびアナログ-デジタルコンバータが含まれます。
シンセサイザーMAX2870
VCOが統合された超広帯域MAX2870フェーズロックループは、整数および分数周波数合成モードの両方で動作できます。 外部リファレンスジェネレータおよび外部フィルタと組み合わせる MAX2870 23.5 MHz〜6GHzの範囲で高性能で低ノイズの回路を作成できます。
拡張範囲での周波数生成は、1〜28の係数を持ついくつかの統合されたVCOと出力分周器によって提供されます。 互いに独立しており、-4〜5dBmの出力電力を提供できる2つのソフトウェア構成可能な差動出力があります。 両方の出力は、ソフトウェアまたはハードウェアによって無効にすることができます。
MAX2870は、3線式シリアルインターフェースを介して制御されます。 このチップは、ミニチュアの32ピンQFNパッケージで提供されます。 -40〜85℃の温度範囲で動作可能です。
MAX2870のブロック図を図1に示します。デバイスの主な要素は、制御インターフェイスとレジスタ（SPI AND REGISTERS）ブロック、いくつかのカウンタと分周器、いくつかのVCO（VCO）、およびマルチプレクサです。 4つの出力信号（RFOUTx_x）は、2つの差動アンプからのスイッチを介して取得されます。 合成周波数を調整するために、CHARGEPUMPブロックとTUNE入力があります。
MAX 2870を制御するために、データを書き込むための5つの32ビットレジスタと、読み取るための1つのレジスタがあります。 最上位29ビット（MSB）はデータ用であり、最下位3ビット（LSB）はレジスタアドレスを定義します。 データはSPIシリアルインターフェースを介してレジスタにロードされ、29ビットのMSBが最初に転送されます。 プログラム可能なレジスタには、アドレス0x05、0x04、0x03、0x02、0x01、および0x00があります。
図2は、SPI書き込みプロセスのタイミングを示しています。 電源投入後、すべてのレジスタを2回プログラムし、書き込みの間隔を20ミリ秒以上にする必要があります。 最初のエントリでは、デバイスの電源がオンになっていることを確認でき、2番目のエントリではVCOが開始されます。
MAX2870は、SHDN = 1（レジスタ2、ビット5）に設定するか、CEピンをLowに駆動することにより、低電力モードにすることができます。 低電力モードを終了した後、VCO周波数をプログラミングする前に、外部コンデンサが充電されるまでに少なくとも20ミリ秒かかります。
入力基準周波数は、RF_IN入力を介して反転バッファに供給され、次にオプションの乗算器x2とR COUNTER分周器マルチプレクサを介して供給され、次にオプションの分周器とマルチプレクサを介して位相検出器と出力マルチプレクサに到達します。
x2乗算器が有効になっている場合（DBR = 1）、最大基準周波数は100MHzに制限されます。 マルチプライヤを無効にすると、基準入力周波数は200MHzに制限されます。 最小基準周波数は10MHzです。 最小除算係数Rは1で、最大除算係数Rは1023です。
位相検出器の周波数は次のように決定されます。
ここで、fREFは入力基準信号の周波数です。 DBR（レジスタ2、ビット25）は、入力周波数倍増モードfREFを設定します。 RDIV2（レジスタ2、ビット24）は、除算モードfREFを2に設定します。R（レジスタ2、ビット23:14）は、10ビットプログラマブルカウンタ（1〜1023）の値です。 fPFDの最大値は、Frac-Nモードの場合は50 MHz、Int-Nモードの場合は105MHzです。 RST（レジスタ2、ビット3）が1の場合、除数Rをゼロに設定できます。
VCO周波数（fVCO）、N、F、およびMの値は、次のように目的のチャネルA出力周波数（fRFOUTA）から決定できます。 DIVA除数値は、DIVA値テーブル（レジスタ4、ビット22〜20）のfRFOUTA値に基づいて設定できます。
FB = 1の場合（DIVAはPLLフィードバックから除外されます）：
FB = 0の場合（PLLフィードバックのDIVA）およびDIVA≤16：
FB = 0の場合（PLLフィードバックのDIVA）およびDIVA> 16：
ここで、Nは、レジスタ0、ビット30〜15を介してプログラムされた16ビットカウンタN（16〜65535）の値です。 Mは、レジスタ1のビット14〜3を介してプログラムされた小数モジュラス値（2〜4095）です。Fは、レジスタ0のビット14〜3を介してプログラムされた小数除算値です。
分数（Frac-N）モードでは、Nの最小値は19、最大値は4091です。RSTが1（レジスタ2、ビット3）の場合、Nカウンタはリセットされます。 DIVAは、レジスタ4のビット22〜20を介してプログラム可能なRF出力除算設定（0〜7）です。除算係数は2DIVAとして設定されます。
チャネルBの出力周波数（fRFOUTB）は、次のように定義されます。
BDIV = 0（レジスタ4、ビット9）の場合、
BDIV = 1の場合、
Int-N/Frac-Nモード
整数除算モード（Int-N）は、INTビット= 1（レジスタ0、ビット31）を設定することによって選択されます。 このモードで動作する場合、整数-Nモードのクロック検出（周波数ロック）機能を有効にするには、LDFビット（レジスタ2、ビット8）も設定する必要があります。
分数除算モード（Frac-N）は、INTビット= 0（レジスタ0、ビット31）を設定することによって選択されます。 オプションで、Frac-NタイミングモードのLDFビット= 0（レジスタ2、ビット8）を設定します。
デバイスが小数部の除算値F=0でFrac-Nモードのままである場合、不要な過渡現象が発生する可能性があります。 これを回避するには、ビットF01 = 1（レジスタ5、ビット24）を設定することにより、F=0の場合の整数-Nモードへの自動切り替えを有効にすることができます。
位相検出器と制御電圧の生成（チャージポンプ）
外部コンデンサ用のチャージポンプによって生成される充電電流は、RSETピンとコモンワイヤの間に接続された抵抗の値と、CPビット（レジスタ2、ビット12 ... 9）の値によって次のように決定されます。 ：
Frac-Nモードでの安定性を向上させるには、直線性ビットCPL = 1（レジスタ1、ビット30、29）を設定します。 Int-Nモードの場合、CPL = 0に設定します。Int-Nモードのノイズを低減するには、CPOCビット= 1（レジスタ1、ビット31）を設定して、ループフィルタへの電流リークを防ぎます。 Frac-Nモードの場合、CPOC=0に設定します。
TRI = 1（レジスタ2、ビット4）の場合、CP_OUT出力を高インピーダンスに設定できます。 TRI = 0の場合、この出力は通常の状態です。 アクティブな反転ループフィルタの場合、位相検出器信号の極性を逆にすることができます。 非反転フィルタの場合、PDP = 1（レジスタ2、ビット6）に設定します。 反転フィルターの場合は、PDP=0に設定します。
MUX_OUTおよびLD（ロック検出）出力
MUX_OUTは、MAX2870のさまざまな内部動作を監視するための多目的テスト出力です。 MUX_OUTは、シリアルデータ出力用に設定することもできます。 MUXビット（レジスタ2、ビット28…26）を使用すると、MUX_OUTの信号のタイプを選択できます。
ロック検出信号は、LDビット（レジスタ5、ビット23〜22）を設定することにより、LD出力を介して監視できます。 デジタルタイミング検出の場合は、LD = 01に設定します。デジタルタイミング検出は、合成モードによって異なります。 Frac-NモードではLDF=0に設定し、Int-NモードではLDF=1に設定します。表に従ってデジタルタイミング検出の精度を設定することもできます。
LDを10に設定すると、アナログタイミング検出を使用できます。このモードでは、LDは外部終端抵抗を必要とするオープンコレクタ出力を使用します。
タイミング検出出力の精度は多くの要因に依存します。 VCO自動選択プロセス中は、出力値が有効でない場合があります。 このプロセスの最後に、チューニング電圧が確立されるまで出力は無効のままです。 VTUNEの整定時間は、ループフィルターの帯域幅に依存し、EE-Simシミュレーションソフトウェアツールを使用して計算できます。
高速ロックモード
MAX2870チップにはファストロックモードがあります。 このモードでは、CP = 0000（レジスタ2、ビット12…9）であり、公称値比が1/3の2つの抵抗の分周器がSW出力に接続されています。 出力とコモンパワーピンの間に大きな抵抗を接続し、SWピンとフィルタコンデンサの間に小さな抵抗を接続します。 CDM = 01（レジスタ3、ビット16〜15）の場合、VCO自動選択（VAS）プロセスが完了した後にオーバークロックが開始されます。
加速同期プロセス中、チャージポンプの充電電流はCP = 1111で決定される値に増加し、SW出力のハイインピーダンス状態により、ループフィルターをシャントする抵抗間の比率は1/4になります。 Fast-Lockは、ユーザーが構成可能なタイムアウト後に非アクティブ化されます。 このタイムアウトは次のとおりです。
ここで、Mは調整可能な係数であり、CDIVは除数の設定です。 設計者は、フィードバックフィルターの時定数に基づいてCDIV設定を決定する必要があります。
RFOUTA±およびRFOUTB±を出力します
ICには2つの差動オープンコレクタRF出力があり、各出力に外部50オーム抵抗を接続する必要があります。
各出力は、RFA_EN（レジスタ4、ビット5）およびRFB_EN（レジスタ4、ビット8）ビットを設定することにより、個別に有効または無効にできます。 両方の出力は、RFOUT_ENピンを介して制御することもできます。
各出力の出力電力は、RFOUTAの場合はAPWR（レジスタ4、ビット4、3）を介して、RFOUTBの場合はBPWR（レジスタ4、ビット7〜6）を介して個別に設定されます。 50オームの負荷で動作する場合、差動出力電力を-4〜5dBmの範囲で3dBステップで調整することができます。 RFチョークを介した電源で不平衡出力を同じ範囲で調整することも可能です。 全周波数範囲で最適な出力レベルを得るには、さまざまな負荷要素が必要です。 不平衡出力を使用する場合は、未使用の出力を適切な負荷に接続する必要があります（表2）。
表2.MAX2870のピン割り当て
| 出力 | 名前 | 関数 |
| 1 | CLK | 同期ライン（入力） |
| 2 | データ | シリアルデータ（入力） |
| 3 | LE | |
| 4 | CE | チップセレクト-低 |
| 5 | SW | 高速スイッチング。 PLLモードのフィードバックループにフィルターを接続します |
| 6 | VCC_CP | |
| 7 | CP_OUT | チャージポンプ出力 |
| 8 | GND_CP | チャージポンプジェネレータの共通出力 |
| 9 | GND_PLL | 共通PLL出力 |
| 10 | VCC_PLL | PLL電源 |
| 11 | GND_RF | RF回路の一般的な出力。 メインボードのグランドバスに接続します |
| 12 | RFOUTA_P | 正のRF出力Aはオープンコレクターです。 RFチョークまたは50オームの負荷を介して電源に接続します |
| 13 | RFOUTA_N | 負のオープンコレクタRF出力A。 RFチョークまたは50オームの負荷を介して電源に接続します |
| 14 | RFOUTB_P | 正のRF出力Bオープンコレクタ。 RFチョークまたは50オームの負荷を介して電源に接続します |
| 15 | RFOUTB_N | 負のオープンコレクタRF出力B。 RFチョークまたは50オームの負荷を介して電源に接続します |
| 16 | VCC_RF | |
| 17 | VCC_VCO | VCO電源 |
| 18 | GND_VCO | 一般的な結論VCO。 メインボードの共通バスに接続します |
| 19 | NOISE_FILT | VCOノイズデカップリング出力。 1uFを介してメインボードのグランドバスに接続 |
| 20 | 曲 | VCO制御入力。 外部フィルターに接続します |
| 21 | GND_TUNE | VCO制御入力用の共通ピン。 メインボードのグランドバスに接続します |
| 22 | RSET | チャージポンプ入力電流範囲設定入力 |
| 23 | BIAS_FILT | ノイズデカップリングVCO。 1uF経由で共通端子に接続 |
| 24 | REG | 基準電圧補正。 1uF経由で共通端子に接続 |
| 25 | LD | 同期モード出力。 同期モードでは高レベル、低-同期がない場合。 |
| 26 | RFOUT_EN | RF出力を有効にします。 ローの場合、RF出力は無効になります |
| 27 | GND_DIG | デジタル回路の共通出力。 メインボードのグランドバスに接続します |
| 28 | VCC_DIG | デジタル回路用電源 |
| 29 | REF_IN | 参照入力 |
| 30 | MUX_OUT | マルチプレクサ出力とシリアルデータ出力 |
| 31 | GND_SD | |
| 32 | VCC_SD | |
| – | EP | 放熱エリア。 メインボードの共通電源レールに接続します |
VCO
マイクロ回路には、3〜6GHzの周波数範囲を継続的にカバーする4つの16バンドの個別のVCOブロックが含まれています。 VCOが機能するには、外部フィードバックフィルターの出力をTUNE入力に接続する必要があります。TUNE入力はVCOの動作を制御します。 制御電圧は、CP_OUT出力からフィルターを介して供給されます（図3）。
MAX2870には、VCO電圧設定範囲を読み取るための3ビットADCが含まれています。 ADC値はレジスタ6、ビット22〜20から読み取ることができます。
VCOチューニング電圧が適切な範囲外の場合、ロック検出信号が表示される場合があることに注意してください。
自動VCO
VCO自動選択モードは、VAS_SHDNビットが0（レジスタ3、ビット25）に設定されている場合に有効になります。 VAS_SHDN = 1の場合、VCOはVCOビット（レジスタ3、ビット31…26）を介して手動で設定できます。 RETUNEビット（レジスタ3、ビット24）は、自動VCO選択機能を有効/無効にするために使用されます。 RETUNE = 1で、ADCがVCOチューニング電圧（VTUNE）が000〜111であることを検出すると、VAS機能がオートチューニングを開始します。 RETUNE = 0の場合、この機能は無効になります。
クロック周波数fBSは50kHzである必要があります。 BSビット（レジスタ4、19…12）で設定されます。 必要なBS値は、次の式で計算されます。
ここで、fPFDは位相検出器の周波数です。 BS値は、最も近い整数に丸める必要があります。 計算されたBS値が1023より大きい場合、BS =1023です。fPFDが50kHz未満の場合、BS=1です。正しいVCO選択に必要な時間は10/fBSです。
位相調整
設定周波数が確立された後、RF出力の信号位相をP/M×360°のステップで離散的に変更できます。 位相は絶対的に決定することはできませんが、現在の値に対して変更することができます。
フェーズを変更するには、次の手順を実行します。
- 出力でプリセット周波数を設定します。
- 現在の値に対する位相増分を設定しますP=M×（位相変化）/360°;
- CDM = 10に設定して、相変化を有効にします。
- CDMを0に設定してリセットします。
シンセサイザーMAX2871
超広帯域 MAX2871 PLLと統合VCOを使用すると、整数と分数の両方の周波数合成モードで動作できます。 MAX2871は、外部リファレンスジェネレータとループフィルタと組み合わせて、0.235〜6GHz帯域で動作する高性能で低ノイズのアプリケーションで使用されます。 MAX2871には、ソフトウェアで調整可能な電力レベルが-4〜5dBmの4つの統合VCOと2つの差動出力も含まれています。 両方の出力は、ソフトウェアまたはハードウェアによって無効にすることができます。
このチップは、ミニチュア32ピンQFNパッケージで提供されます。 MAX2870と完全に互換性があります。 MAX2871は、-40〜85°Cの温度範囲で動作します。 MAX2871のブロック図はMAX2870のブロック図と同じです（図1）。 ただし、MAX2871の機能は強化されており、 レベルの低下ノイズがあり、精度が±3°Cの7ビットADCを備えた温度センサーが組み込まれています。
VCO電圧設定
MAX2870の3ビットADCとは異なり、MAX2871は7ビットADCを使用してVCO電圧を読み取り、その値はレジスタ6、ビット22〜16を介して読み取ることができます。 電圧をデジタル化するには、次のようにします。
- ビットCDIV（レジスタ3、ビット14…3）= fPFD / 100 kHzを設定して、ADCのクロック周波数を選択します。
- ADCMビット（レジスタ5、ビット5…3）= 100に設定して、ADCがTUNEピンの電圧を読み取れるようにします。
- ADCS（レジスタ5、ビット6）= 1に設定して、ADC変換プロセスを開始します。
- プロセスが終了するまで100µs待ちます。
- レジスタ6の値を読み取ります。ADC値はビット22〜16にあります。
- クリアビットADCM=0およびADCS=0。
TUNEピンの電圧は次のように計算できます。
自動VCO
MAX2871の場合、VCO選択プロセス中に追加のオプションを使用できます。 VAS_TEMPビット（レジスタ3、ビット24）を使用して、周囲温度に応じて最適なVCOを選択し、-40...85°Cの範囲でクロックの安定性を確保できます。 VCOの選択時には、ビットRFA_EN（レジスタ4、ビット5）およびRFB_EN（レジスタ4、ビット8）を0に設定し、レジスタ5のビット30、29を11に設定する必要があります。VAS_TEMP= 1に設定すると、時間が長くなります。基準周波数、約10/fBSを100msに設定するために必要です。
温度センサー
ダイ温度を計算するために、MAX2871には7ビットADCを備えた温度センサーが組み込まれており、その状態はレジスタ6を介して読み取られます。この場合、設定時とほぼ同じ手順に従う必要があります。 VCO電圧。 例外は2番目のポイントです。
- ADCMビット（レジスタ5、ビット5…3）= 001を設定して、ADCが温度を読み取れるようにします。
おおよその温度は次のように取得できます。
この式は、VCOが有効で、RFOUTAの全出力電力で最も正確です。
RFOUTA±およびRFOUTB±を出力します
ここで、CDIV（レジスタ3、ビット14…3）は12ビット分周器の値、M（レジスタ1、ビット14…3）はフラクショナルNトランスデューサの可変係数、fPFDは位相検出器の周波数です。 。
PLLトラッキングブレーク
Fast-Lock方式に加えて、MAX2871はクロックリファレンスに安定性を提供するサイクルスリップリダクションを備えています。これは、CSMビット（レジスタ3、ビット18）を1に設定することで有効になります。 CPブロックの出力は最小限に抑えられます。
MAX2870と比較して、MAX2871には出力周波数信号の位相を調整するためのより多くのオプションもあります。
シンセサイザーMAX2880
マキシム・インテグレーテッド・シンセサイザーの最終モデルは MAX2880外部VCOを使用し、さらに広い周波数範囲で動作できるPLLシステムを使用します。 MAX2880は、外部基準発振器、VCO、およびフィルターとともに、0.25〜12.4GHzの範囲の低ノイズRF周波数を生成します。 MAX2880は内蔵の温度センサーを使用しています。 20ピンTQFNパッケージと16ピンTSSOPパッケージの2つのバージョンがあり、-40〜85°Cの拡張動作温度範囲で動作できます。
MAX2880のブロック図を図4に示します。その動作原理と多くのコンポーネントは、MAX2870およびMAX2871で使用されているものと同様です。 MAX2880には、高精度低ノイズ位相検出器（PFD）と高精度ループフィルターコンデンサチャージポンプ（チャージポンプ）、10ビットのプログラム可能な基準分周器、16ビットの整数N分周器、および12ビットの可変が含まれています。 -比率フラクショナルコンバータ。
前述の3線式制御インターフェースと同様に、書き込み用に5つのレジスタ、読み取り用に1つのレジスタがあり、REF入力から基準周波数を分割するためのチャネルがあります。 同時に、MAX2880にはVCOのブロックが組み込まれていませんが、CP出力から制御される外部VCOが使用されます。 SHDN = 1（レジスタ3、ビット5）に設定するか、他のMAXシンセサイザーと同様に、CEピンのローレベルに設定することで、MAX2880を低電力モードにすることができます。
MAX2880位相検出器の周波数は、次の式で決定されます。
ここで、fREFは入力基準周波数です。 DBR（レジスタ2、ビット20）は、入力周波数倍増モードfREFを設定します。 RDIV2（レジスタ2、ビット21）は、fREFを2で除算するモードを設定します。R（レジスタ2、ビット19〜15）は、5ビットのプログラム可能な基準分周器（1〜31）の値です。 最大fPFDは、Fractional-Nの場合は105 MHz、Integer-Nの場合は140MHzです。 RST（レジスタ3、ビット3）= 1の場合、除数Rはゼロに設定されます。
外部VCO周波数は、次の式で決定されます。
ここで、Nは、レジスタ1のビット30〜27（MSB）およびレジスタ0（LSB）のビット26〜15を介してプログラムされた16ビット分周器N（16〜65535）の値です。 Mは、レジスタ2のビット14〜3を介してプログラムされた小数部の値（2〜4095）です。Fは、レジスタ0のビット14〜3を介してプログラムされた小数部の値です。Fractional-Nモードでは、Nの最小値は19です。最大値は4091です。RST=1（レジスタ3、ビット3）の場合、N除数はゼロに設定されます。 PREは入力プリスケーラ制御であり、0は1で除算することを意味し、1は2で除算することを意味します（レジスタ1、ビット25）。 入力周波数が6.2GHzより高い場合、PRE=1です。
RF入力
差動RF入力（表3）は、デマルチプレクサを制御する高インピーダンス入力バッファに接続され、0.25〜6.2 GHzまたは6.2〜12.4GHzの2つの周波数範囲のいずれかを選択します。 ハイレンジ動作の場合、PRE = 1ビットを設定して選択された2のプリスケーラが使用されます。シングルチャネル動作では、未使用のRF入力は100pFのコンデンサを介してグランドに接続されます。
MAX2880スイッチング回路の可能な変形を図5に示します。
表3.MAX2880のピン割り当て
| 出力 | 名前 | 関数 |
| 1 | GND_CP | チャージポンプジェネレータの共通出力。 メインボードの共通バスに接続します |
| 2 | GND_SD | シグマデルタ変調器の一般的な出力。 メインボードの共通バスに接続します |
| 3 | GND_PLL | PLLの一般的な結論。 メインボードの共通バスに接続します |
| 4 | RFINP | プリスケーラの正のRF入力。 使用しない場合は、コンデンサを介して共通端子に接続します。 |
| 5 | RFINN | プリスケーラの負のRF入力。 コンデンサを介してVCO出力に接続 |
| 6 | VCC_PPL | PLL電源 |
| 7 | VCC_REF | REFチャネル電源 |
| 8 | REF | 参照入力 |
| 9,1 | GND | ボード上の電源の共通出力に接続します |
| 11 | CE | チップセレクト。 このピンのロジックローは、デバイスへの電源をオフにします。 |
| 12 | CLK | シリアルクロック入力 |
| 13 | データ | シリアルデータ入力 |
| 14 | LE | ロードイネーブル入力 |
| 15 | MUX | 多重化I/O |
| 16 | VCC_RF | RF出力および分周器用の電源 |
| 17 | VCC_SD | シグマデルタ変調器用電源 |
| 18 | VCP | チャージポンプ用電源 |
| 19 | RSET | チャージポンプ入力電流範囲入力 |
| 20 | CP | チャージポンプ出力。 外部フィルターの入力に接続します |
| – | EP | 放熱エリア。 メインボードの共通電源線のバスに接続します |
開発ツール：デモボードとソフトウェア
マキシム・インテグレーテッドの特別なハードウェアおよびソフトウェアツールを使用して、開発プロセスを大幅に簡素化し、新しいソリューションの実装時間を短縮します。
MAX2870/MAX2871評価キットボード
デモボード MAX2870 / MAX2871（図6）MAX2870およびMAX2871シンセサイザーのテストと評価を容易にします。 各ボードには、ソースを接続するための標準のSMAコネクタが装備されています 入力信号、50オームの負荷、信号またはスペクトラムアナライザ。 特別なソフトウェアがプリインストールされたコンピュータに接続するためのUSBコネクタがあります。
評価委員会を操作する際の一連のアクションは次のとおりです。
- www.maximintegrated.com/evkitsoftwareからソフトウェアをダウンロードします。
- このソフトウェアを解凍してインストールします（図7）。
- MAX287x.exeファイルを起動した後、チップタイプ（MAX2870またはMAX2871）を選択し、[続行]ボタンをクリックする必要があります。 動作するグラフィカルインターフェイスが画面に表示されます。
- 作業画面の右下隅にある緑色の長方形のUSBケーブル接続を確認します。
- ボードのTCXO周波数（U2）がソフトウェアのREF.FREQと一致することを確認します。 そうでない場合は、必要な値をMHz（デフォルトは50）で入力し、「Enter」を押します。
- 作業画面の上部にある「デフォルト」ボタンを押してから「すべて送信」ボタンを押します。
- RF_OUTAまたはRF_OUTBボックスに希望の出力周波数をMHzで入力し、「Enter」を押します。
- 左下隅のPLLロックインジケータ（PLL）が緑色に点灯していることを確認します。
信号アナライザを使用して、MAX2870またはMAX2871のパフォーマンスを評価します。 デフォルトでは、外部50MHzリファレンスが使用されます。 ただし、プログラム可能なレジスタの値を適切に変更した後は、他の値を使用できます。
出力レベル
未使用の出力には、負荷のバランスをとるために3dBの減衰器が搭載されています。 したがって、評価ボード（SMAコネクタ）の出力で測定された電力は、実際のレベルより3dB低くなります。 出力レベルの真の値を測定するには、減衰器を取り外し、すべてのアクティブな未使用の出力を50オームの負荷に接続します。
レジスタ設定のエクスポート/インポート
MAX2870 / MAX2871からレジスタ設定をエクスポートするには、次の手順に従います。
- 作業画面の左下隅にあるマウスで「Reg→Clip」という碑文を選択すると、レジスタ値がクリップボードに保存されます。
- クリップボードの内容を任意のテストエディタに貼り付けます。
- MAX2870 / MAX2871レジスタの設定をインポートするには、次の手順に従います。
- レジスタ設定を（コンマ区切り文字を使用して）テキストエディタからクリップボードにコピーします。
- 作業画面の左下隅にある「Clip→Reg」の刻印をマウスで選択します。
- ホーム画面の右上隅にある[すべて送信]ボタンをクリックします。
MAX2880評価キットボード
MAX2880評価ボードには、広帯域PLLシンセサイザー自体のほか、外部5840-6040 MHz VCO、50 MHz温度補償水晶発振器（TCXO）、パッシブフィードバックフィルター、および低ドロップアウトレギュレーターが含まれています。
このソフトウェアは、バージョンXP以降のWindowsを実行しているコンピューターで実行されます。
さらに、MAX2880評価キットには、Maxim INTF-3000-to-USBインターフェースボード、インターフェースと評価ボード間の通信用の20線リボンケーブルが必要です。 評価ボードをコンピュータに接続するには、USBタイプAからタイプBのケーブルが必要です。評価ボードには、外部6V/150mA電源も必要です。
接続図を図8に示し、ボード自体を図9に示します。
オペレーティングソフトウェアはwww.maximintegrated.comからダウンロードされます。 インストールと操作のプロセスは、MAX2870/MAX2871評価キットで説明したものと同じです。 プログラムの作業画面を図10に示します。
結論
マキシム・インテグレーテッドのMAX2870、MAX2871、およびMAX2880周波数シンセサイザーは、拡張RF帯域幅を提供し、さまざまな電気通信、ナビゲーション、および計装機器の高精度マイクロ波ソースで使用できます。
サンプルの開発、カスタマイズ、実装のプロセスを加速します 新技術同社が提供するデモボードと専用ソフトウェアで許可されています。
文学
- https://datasheets.maximintegrated.com/en/ds/MAX2870.pdf。
- https://datasheets.maximintegrated.com/en/ds/MAX2871.pdf。
- https://datasheets.maximintegrated.com/en/ds/MAX2880.pdf。
- https://datasheets.maximintegrated.com/en/ds/MAX2870EVKIT.pdf。
- https://datasheets.maximintegrated.com/en/ds/MAX2880EVKIT.pdf。
および-低ノイズ差動オペアンプ
MAX44205と MAX44206会社の制作 マキシム・インテグレーテッドは、などの高精度高速16/18/20ビットA/Dコンバータを駆動するように設計された低ノイズの完全差動オペアンプです。
特性、広い電源電圧範囲（2.7〜13.2 V）、低消費電力、および広い帯域幅の独自の組み合わせにより、高性能の低電力データ取得システムで使用できます。
両方のアンプはVCOM出力を使用してコモンモード出力電圧を制御します。これにより、場合によっては、測定チャネルの回路が大幅に簡素化され、ADCの要件に従って出力信号の定数成分が正規化されます。
MAX44205は、アンプの供給電圧がコンバータの最大入力電圧よりも高い場合に、出力電圧をADCのフルスケール内に制限するオプションの出力電圧制限機能を備えています。
低電力モードでは、アンプによって引き出される電流は6.8μAと低く、スタンドアロン測定システムのバッテリ寿命を延ばしたり、測定間のシステム全体の消費電力を削減したりします。
アンプは、小型でありながらはんだに優しいµMAX®12ピンおよび10ピンTDFNパッケージで提供されます。 動作温度範囲-40…125°C。
アンプのパラメータを評価するためのデモンストレーションボードが開発されました MAX44205EVKIT＃。 また、MAX44205はデモボードのADCドライバとして使用されます MAX11905DIFEVKIT＃.
アンプの推奨アプリケーション：
- アクティブフィルター;
- 高速プロセス制御システム。
- 医療機器;
- コモンモード信号の差動信号への変換。
- 差動信号の処理。
バブコフスキーA.P.、セレズネフN.E. Yu。E.SedakovaGSP-486、Nizhny Novgorod-603950、Russia tel .: 8312-666202、ext。295、e-mail： [メール保護]
要約–シングルチップフェーズロックループマイクロ回路に基づく単純なCバンドマイクロ波シンセサイザーの設計に関する作業の結果が示されています。
I.はじめに
反射信号のドップラー処理を使用して短距離レーダーデバイスの動作周波数をミリ波範囲に上げるには、放出される振動の安定性を大幅に高める必要があります。
デバイスの最大効率を得るためにデシメートル周波数範囲の中間周波数でドップラーシフトを測定することに基づく信号処理スキームの使用は、送信機と受信機の経路でコヒーレントジェネレータの使用を強制します。
現時点では、このようなミリ波システムのコヒーレント信号を取得するための最適な方法は、センチメートル周波数の周波数シンセサイザとそれに続く乗算および増幅を使用することです。
原則として、このようなシンセサイザーは、ミキサー、分周器、および周波数乗算器を使用したマルチループ回路に従って構築されます。
ただし、 昨年フェーズロックループ（PLL）を備えたシングルチップシンセサイザーマイクロ回路の上限動作周波数は、C範囲の中央に上昇しました。
現在、この周波数範囲のシングルチップPLLシンセサイザーの製造におけるリーダーは、SkyworksとAnalogDevicesです。
電子部品のロシア市場では、Skyworks Inc. 会社によって表される：Radiocomp LLC、モスクワ。
1993年以来、アナログ・デバイセズと直接ライセンス契約を結んだ後、モスクワのCJSC Argussoft Companyは定期的に更新し、開発者にあらゆる種類のコンポーネントとデバッグデバイスを提供しています。
モスクワのMEIElectronicComponents Companyは、さまざまなメーカーのシンセサイザー用のPLLマイクロ回路の使用に関する詳細な資料を開発者に提供しています。
PLLシンセサイザーの上限動作周波数をCバンド周波数に上げることで、構造が非常に単純なシングルループシンセサイザーを作成することが可能になりました。
多くの場合、マスターオシレーター（MG）とローカルオシレーターを構築するためのこのようなアプローチは、技術的、重量、サイズ、および経済的指標の点でより有利です。
Cバンドで動作するシンセサイザーのいくつかのPLLチップの主なパラメーターを表1に示します。
タブ。 1.PLLシンセサイザーチップの特性の比較。
表1.PLLシンセサイザーのICの比較特性
II。 主要部分
ZGとシングルループ周波数シンセサイザに基づくこのタイプの局部発振器の機能図を図1に示します。
図1。 シンセサイザーのブロック図。
図。 1シンセサイザーのブロック図
ここで、Ref。 ジェネレーション -高精度低ノイズ基準水晶発振器GK62-TS、PC-マイクロコンピュータ、PLL IC-シンセサイザチップ、LPF-ローパスフィルタ、スケーリング増幅器-スケーリング動作増幅器、誘電体共振器VCO-誘電体に基づく電圧制御発振器（VCO）共振器、アイソレータ-マイクロ波バルブ、方向性結合器-方向性結合器。
マイクロ波シンセサイザーの開発における私たち自身の経験とPLLシンセサイザーのさまざまなマイクロ回路の研究結果を考慮して、SkyworksInc.の分数可変分割比のCX72302マイクロ回路がZGおよび局部発振器の開発に選択されました。 。
CX72302チップの主な特徴：
■メインチャネルの最大出力周波数-6.1GHz;
■補助-1000MHz;
■動作するIFFDの制限-25MHz;
■保証された周波数スイッチング時間は100µs以下です。
■セルフノイズレベル-128dB/ Hz;
■400Hz未満の周波数ステップ。
CX72302を使用すると、十分に
パルス周波数位相検出器（PFD）の高い動作周波数F = 16.384 MHzは、高度な分別（262144）により、250Hzの周波数調整ステップを取得します。 IFPDの動作周波数が高くなると、PLLループの周波数増倍率が低下し、信号のノイズパラメータが改善されます。
出力信号のノイズレベルを低減するために、高品質の誘電体共振器（DR）を備えた発振器が使用されます。 このような発振器の線形周波数調整は、DRに弱く結合されているZA627A-6バリキャップを使用して実行されます。 2T963A-2トランジスタを使用することで、50mW程度の発電機の出力を得ることができます。
VCOの出力からのマイクロ波信号は、バルブと方向性結合器を経由して周波数シンセサイザの出力に到達します（出力電力は+ 15 dBm-約30mWです）。 方向性結合器からの電力の一部（クロスオーバー減衰25 dB）は、PLLチップの入力に結合されます。
PLLフィードバックループのローパスフィルターのパラメーターは、NationalSemiconductorの方法を使用して計算されました。 PLLループの動作はMath-CAD2000プログラムでシミュレートされ、その安定性は動作周波数範囲でチェックされました。
シンセサイザーの出力周波数がCバンドの中央にある場合、PLLループの周波数増倍率は380に達します（位相検出器の動作周波数は16 MHzです）。 基準水晶発振器GK-62TS-の位相ノイズのスペクトル密度
0はマイナス（145-155）dB/Hzです。 PLLチップの位相ノイズスペクトル密度は128dB/Hzです。 したがって、生成された信号の位相ノイズのスペクトル密度は、マイクロ回路によって決定され、
UV = -128+ 20 log 380 = -77 dB/Hz。
シンセサイザーの出力周波数は、AtmelマイクロコントローラーAT90S8515-8PIによって制御されます。 過渡プロセスを高速化するために、位相検出器の最大電流で周波数の切り替えが実行されます。 所定の周波数をキャプチャした後、位相検出器の電流は公称レベルまで減少します。これにより、シンセサイザーの出力信号スペクトルの位相検出器の比較周波数との離散成分のレベルが減少します。 シンセサイザーを切り替えた後、マイクロコントローラーは水晶発振器をオフにしてスリープモードに入り、回路のデジタル部分からのノイズを低減します。
構造的には、シンセサイザーは、剛性のある同軸ケーブルで相互接続された一連の個別のノードの形で作られています。 PLLチップとそれに付随するストラップには、厚さ0.8mmのグラスファイバーFR-4ブランドのプリント回路基板を使用しました。 比較的高い動作周波数にもかかわらず、安価な材料で作られた基板の使用は非常に正当化されます。
III。 実験
周波数シンセサイザのノイズパラメータの実験的研究は、位相ノイズHP3048Aのスペクトル密度を決定するための設備を使用して実行されました。
キャリアからの大きなオフセットで考えられる単純な1ループ周波数シンセサイザの位相ノイズのスペクトル密度は次のとおりです。
10 kHz -92 dB / Hz;
100 kHz -117 dB/Hz。
バリキャップと誘電体共振器の結合が弱いため、シンセサイザーの非常に優れたノイズパラメータを取得できましたが、バリキャップの制御電圧が1〜25 Vに変化しても、チューニング帯域幅は50MHzを超えません。
シンセサイザーの動作周波数範囲を拡大するために、YIGベースの制御された発振器を使用することができます。 ただし、これには周波数制御方式を変更する必要があります。
IV。 結論
PLLフィードバック回路に分数分割係数を持つシングルチップマイクロ回路を使用すると、周波数チューニングを備えたPLLマイクロ回路の上限動作周波数までの出力周波数を持つシングルループ回路に従ってコンパクトな周波数シンセサイザを設計できます。 400Hz未満で許容レベルの位相ノイズスペクトル密度のこのようなシングルループシステムのステップ。
V.参考文献
外国メーカーのHFおよびSHF無線コンポーネント。 価格表。 発行5.M.2004
www.argussoft.ru
「MEI電子部品」2004年夏。
RF /マイクロ波コンポーネント、電気機械、パワーデバイス。 電子カタログ2004
Babkovsky A.P.ミリ波レベルゲージの基準信号の単位として、QUALCOMMおよびMini-Circuitsのマイクロ回路に基づくPLLシンセサイザーの設計経験。 - 本の中で。 「第8回国際クリミア会議「マイクロ波機器および通信技術」。 会議資料」[Sevastopol、9月14〜17日。 1998]。 セバストポリ：ウェーバー、1998年、v。2、pp.667-668。
Babkovsky A.P.、SeleznevN.E.ハイブリッドPLL/DDS周波数シンセサイザー。 - 本の中で。 「第11回国際クリミア会議「マイクロ波工学と通信技術」。 会議資料」[セヴァストポリ、9月10-14日。 2001]。 セバストポリ：ウェーバー、2001年、112-114ページ。
Babkovsky A. P.、SeleznevN.E.小さな周波数調整ステップを備えた高速オクターブマイクロ波シンセサイザー。 - 本の中で。 「第13回国際クリミア会議「マイクロ波機器および通信技術」。 会議資料」[セヴァストポリ、9月8日〜12日 2003]。 セバストポリ：ウェーバー、2003年、136-138ページ。
www.skyworksinc.com
超微細周波数ステップを備えたCバンド用のシングルループシンセサイザー
バブコフスキーA.、セレズネフN.
連邦国営の単一企業測定システム研究所は、Yuにちなんで名付けられました。 あなたがた。 Sedakov GSP-486、Nizhny Novgorod – 603950、ロシア電子メール： [メール保護]
要約–このホワイトペーパーでは、シングルループPLLに基づいたCバンドの単純な周波数シンセサイザ設計の結果について検討します。
短距離ドップラーレーダーの動作周波数をMM帯域まで上げるには、送信信号の安定性を大幅に向上させる必要があります。
信号処理の原理は、中間周波数（UHF範囲）での反射信号ドップラー周波数測定に基づいています。 したがって、送信機チェーンエキサイターと受信機局部発振器（LO）はコヒーレントでなければなりません。
現在、コヒーレント信号生成で最も好ましいアプローチは、乗算器と増幅器とともにCバンド周波数シンセサイザを使用することです。
多くの場合、これらのシンセサイザーは、マルチループ回路図を周波数ミキサー、分周器、および乗算器と組み合わせて使用して設計されています。
ここ数年、PLLICの上限動作周波数はCバンドまで上昇しました。 現在、この周波数帯のPLL ICの主要メーカーは、SkyworksとAnalogDevicesです。 ICの動作周波数を上げると、シンプルなCバンドシングルループ周波数シンセサイザを設計できます。
場合によっては、このアプローチの方が望ましい場合があります。
シングルループPLLに基づく送信機エキサイターのブロック図を図1に示します。 シンセサイザー設計のスキルを考慮して、Skyworks CX72302 Fractional-NPLLICがエキサイターおよびLO設計に選択されました。 詳細については、www.skyworksinc.comのWebサイトをご覧ください。
CX72302を使用すると、位相検出器の比較周波数値が16.384MHzの場合にのみ、250Hzの周波数ステップを取得できます。これは、グレードのフラクショナル性が高い218であるためです。 位相検出器の周波数が高いと、主分周器の値Nが減少し、ノイズパラメータが改善されます。
高Q誘電体共振器発振器（DRO）は、PLL通過帯域からより優れたノイズ性能を得るために使用されます。 線形周波数掃引は、DRとの結合が弱いバリキャップを使用して実行されます。 DRO発電機の出力電力は50mWです。
信号はアイソレータと方向性結合器を通過してシンセサイザー出力に到達します（出力電力は+ 15dBm –約30 mW）。 方向性結合器の結合ポートからの電力の一部は、PLLIC入力に向けられます。
ループフィルターのコンポーネントは、ナショナルセミコンダクターが提案した方法で計算されました。 ループ安定性解析はMathCAD2000で評価されました。
メインループの分割比は、約6GHzの周波数で最大380（位相検出器周波数16 MHz）まで増加します。 PLLICの位相ノイズスペクトル密度は-128dB/Hzです。 したがって、PLL通過帯域の位相ノイズスペクトル密度はPLL ICノイズによって決定されますが、基準ジェネレータの位相ノイズは（-145…-155dB / Hz）であり、-77dB/Hzに等しくなります。
シンセサイザーの出力周波数の制御は、AtmelAT90S8515-8PIマイクロコントローラーによって実行されます。 周波数切り替え時間を最小限に抑えるために、チャージポンプ電流は最大値まで増加します。 ロック後、チャージポンプ電流は公称値に切り替えられ、マイクロコントローラーはクロックジェネレーターがオフになるとともにスリープモードに切り替えられます。 これにより、デジタル回路の出力スペクトルのノイズを抑えることができます。
シンセサイザー出力信号のノイズパラメータは、HP3048Aテストセットによって測定されました。
キャリアからのオフセット内でテストされたシングルループPLLシンセサイザーの位相ノイズフロアは次のとおりです。
周波数オフセット位相ノイズフロア
10 kHz -92 dB / Hz
100 kHz -117 dB / Hz
調整されたジェネレータのバリキャップと誘電体共振器の間の弱い結合は、かなり良いノイズパラメータを提供しますが、合成された周波数帯域は狭すぎます（1〜25ボルトのバリキャップ調整範囲内で約50 MHz）。
YIGチューンドオシレーターを使用して、合成された周波数帯域を拡張することができます。 ただし、この場合、周波数調整回路を変更する必要があります。
シングルチップフラクショナルNPLLを使用すると、400Hz未満の周波数ステップと許容可能な位相ノイズレベルで最大動作PLLIC周波数までの周波数用の小型シングルループ周波数シンセサイザを構築できます。
特許RU2580068の所有者：
本発明は、無線工学に関するものであり、マイクロ波トランシーバーで使用することができる。 技術的な結果は、入力マイクロ波信号の周波数を変更するときの安定した動作を向上させることです。 マイクロ波周波数合成器には、電圧制御マイクロ波発振器（VCO）、方向性結合器、マイクロ波ミキサー、入力マイクロ波信号源、可変分周比の第1周波数分周器、周波数位相検出器、第2分周器が含まれています。可変分割比、基準信号源、低周波数フィルター、位相比較器、スタンバイマルチバイブレーター、2つのダイオード、および動作アンプ。 4病気。
本発明は、無線工学、すなわち、広範囲位相ロックループ（ＰＬＬ）マイクロ波周波数シンセサイザに含まれる電圧制御マイクロ波発生器（ＶＣＯ）の予備的な初期周波数設定を備えた広範囲マイクロ波周波数シンセサイザに関する。マイクロ波周波数範囲のトランシーバーデバイスで使用できます。
位相ロックループの形でアクティブフィルタを使用して合成周波数変動をフィルタリングするアクティブ周波数合成システムが知られている。 この場合、信号周波数は、たとえば、低周波数範囲に分割することによって変換されます。ここで、信号周波数は、基準発振器の周波数と比較され、マイクロ波電圧制御発振器（VCO）のセルフチューニング電圧は次のようになります。生成されます。 アクティブシンセシスシステムは、スプリアススペクトル成分と搬送波の位相ノイズをより高度に抑制します。 ただし、この方式では、VCOの周波数分割係数が高いため、シンセサイザーの出力信号の低ノイズレベルを実現することはできません。
本発明のプロトタイプとして選択される、ＰＬＬループを用いた能動合成の原理を実施する既知のマイクロ波周波数シンセサイザ。 マイクロ波周波数シンセサイザーはマイクロ波VCOを含み、その出力は方向性結合器を介してマイクロ波周波数シンセサイザーの出力とマイクロ波ミキサーの第1入力に接続され、第2入力はソースの出力に接続されます。マイクロ波の周波数fの入力マイクロ波信号の場合、マイクロ波ミキサーの出力は、可変分周係数nの第1分周器（FH）の入力に接続され、その出力は、周波数位相検出器（ＦＰＤ）、周波数位相検出器の第２の入力は、可変分割係数ｍで第２の分周器の出力に接続され、その入力は、周波数基準信号ｆ ＯＰのソースに接続される。 、およびローパスフィルタ（LPF）を介した周波数位相検出器の出力は、マイクロ波VCOの入力に接続されます。 この場合、方向性結合器、ミキサー、第1周波数分周器、PFD、およびLPFがPLLループを形成します。
よく知られているマイクロ波周波数シンセサイザは、周波数f MFのマイクロ波周波数シンセサイザの出力信号の低位相ノイズレベルを、入力マイクロ波信号として使用するときに最初の分周器の分周係数を減らすことによって実現できます。低レベルの位相ノイズを伴うマイクロ波信号の周波数f。 さらに、最初の分周器の分周係数を減らすと、PLLループのゲインを上げることができます。 このような回路では、マイクロ波の入力マイクロ波信号fの周波数は、マイクロ波の条件f> f MFから選択されるため、マイクロ波周波数シンセサイザーのPLLループのゲインの値を一定に保つために、次のようになります。マイクロ波VCOの周波数調整の傾きを変更してPLLループ制御帯域を節約することにより、最初の分周器の分周係数の変化を補償するために必要です。
ただし、周波数偏差fVCOマイクロ波VCOが2f IF（マイクロ波-fVCOの中間周波数fIF \ u003d f）を超える場合、このマイクロ波周波数シンセサイザーで位相同期障害が発生し、損失が発生します。シンセサイザーのパフォーマンスの。
さらに、よく知られているマイクロ波周波数シンセサイザは、固定周波数fの入力マイクロ波を持つ入力マイクロ波信号がマイクロ波ミキサーの2番目の入力に適用された場合にのみ機能します。 2 f IF以上の帯域のマイクロ波の可変（調整可能）周波数fの入力マイクロ波信号がマイクロ波ミキサーのこの入力に適用されると、マイクロ波周波数シンセサイザでも位相同期違反が発生する可能性があります。
本発明の技術的目的は、低レベルの位相ノイズと、シンセサイザf MFの出力信号の周波数の短い調整時間を備えた広範囲のマイクロ波周波数シンセサイザを作成し、変更時に位相同期違反がないことを保証することです。 （調整）中間周波数信号f IFの周波数の2倍以上の帯域のマイクロ波での入力マイクロ波信号fの周波数。ここで、f IF \ u003dfはマイクロ波-fVCOであり、マイクロ波VCO信号の周波数fVCOが2fIFを超えてドリフトする場合の位相同期。
効果：PLLループの過渡現象によって引き起こされる位相同期障害を防止し、入力マイクロ波信号のマイクロ波の周波数fを調整する場合を含め、動作中のマイクロ波周波数シンセサイザの安定した動作を保証します。
技術的解決策の本質は、提案されたマイクロ波周波数シンセサイザーが電圧制御マイクロ波発振器（VCO）を含み、その出力が方向性結合器の入力に接続され、その最初の出力がマイクロ波周波数シンセサイザ、および方向性結合器の第２の出力は、マイクロ波ミキサーの第１の入力に接続され、マイクロ波ミキサーの第２の入力は、入力マイクロ波信号のソースの出力、マイクロ波ミキサーの出力に接続される。は可変分周比で第1分周器の入力に接続され、その出力は周波数位相検出器の第1入力に接続され、周波数位相検出器の第2入力は第2の出力に接続されます。入力が基準信号源の出力に接続され、ローパスフィルタが周波数位相検出器とマイクロ波VCOの間に接続されている可変分周比の分周器。 マイクロ波周波数シンセサイザには、位相比較器、待機マルチバイブレータ、2つのダイオード、およびオペアンプが追加で含まれています。 この場合、周波数位相検出器の第1出力と第2出力は、それぞれ動作増幅器の第1入力と第2入力に接続され、その出力はマイクロ波VCOの入力に接続され、ローパスフィルタは次のようになります。動作増幅器の第１の入力とその出力との間に接続され、位相比較器の第１の入力は、可変分周比を有する第１の分周器の出力に接続され、周波数位相検出器の第１の入力、第２の入力は位相比較器は、可変分周比の2番目の分周器の出力と周波数位相検出器の2番目の入力に接続され、位相比較器の出力は、待機中のマルチバイブレーターの入力に接続されます。第１のダイオードを介して周波数位相検出器の第１の出力および動作増幅器の第１の入力に接続された待機マルチバイブレータ、待機マルチバイブレータの第２の出力は、第２のダイオードを介して周波数位相検出器の第２の出力に接続される。そして、オペレーショナルアンプの2番目の入力に。 さらに、第１および第２のダイオードは互いに反対側に接続され、マイクロ波ＶＣＯ、方向性結合器、マイクロ波ミキサー、第１の分周器、周波数位相検出器、動作増幅器およびローパスフィルタが相を形成する。 -次の条件でのロックループ（PLL）：TM--τm>τPLL、ここでT Mはスタンバイマルチバイブレータの発振周期、τPLLはフェーズロックループで同期を確立する時間です。
マイクロ波シンセサイザ回路の出力に位相比較器と2つの連続したダイオードを備えたスタンバイマルチバイブレータを含めることで、位相同期に違反した場合にマイクロ波VCO信号の周波数fVCOを事前設定することができます。マイクロ波入力マイクロ波信号の周波数fを切り替えるとき、またはマイクロ波VCO信号のVCOの周波数fをドリフトするときに発生する、PLLループ。たとえば、マイクロ波シンセサイザがオンになっている場合。マイクロ波周波数シンセサイザの安定性を高めます。 この場合、PLLループの復元後、待機中のマルチバイブレータはオフになり、PLLループのそれ以降の動作には影響しません。
フィードバックループにローパスフィルタを備えたオペアンプは、PLLの制御帯域幅を形成します。
このマルチバイブレータのRC回路によって決定される、待機中のマルチバイブレータの最初のパルスの終了から次のパルスの開始までの時間は、PLLループで同期を確立する時間よりも長くなければなりません。満たした：
TM-τm>τPLL。
本発明は図面によって示されている。
図１において、 図１は、提案されたマイクロ波周波数シンセサイザのブロック図を示している。
1-周波数fVCO（制御電圧U UPR）のマイクロ波発生器（VCO）。
3-マイクロ波ミキサー;
4-周波数fの入力マイクロ波の入力マイクロ波信号のソース。
5-可変分周係数nの最初の分周器。
6-周波数位相検出器（出力電圧U PFD）;
7-可変分周係数mの2番目の分周器。
8-周波数fOPの基準信号源。
9-オペアンプ;
10-ローパスフィルター;
11-位相比較器（出力電圧U FC）;
12-待機中のマルチバイブレータ（出力電圧は直接Um1および逆
13-最初のダイオード;
14-2番目のダイオード;
f IF=f入力マイクロ波-fVCO-中間周波数信号。
fMF-マイクロ波周波数シンセサイザの出力信号。
図１において、 図２は、提案されたマイクロ波周波数シンセサイザの一部である待機マルチバイブレータの入力Ｕ ＦＣおよび出力Ｕ ｍ１およびＵ ｍ ２電圧のタイミング図を示している。
TM-待機中のマルチバイブレータ12の発振周期。
τm-待機中のマルチバイブレータ12のパルス幅。
τPLL-フェーズロックループで同期を確立する時間。
図１において、 図３は、提案されたマイクロ波周波数シンセサイザの入力マイクロ波信号のマイクロ波における固定周波数ｆに対する周波数ｆ ＭＦ ＝ ｆ ＶＣＯを有する出力マイクロ波信号の調整帯域を示している。
図１において、 図４は、提案されたマイクロ波周波数シンセサイザの入力マイクロ波信号のマイクロ波における調整可能な周波数ｆに対する周波数ｆ ＭＦ ＝ ｆ ＶＣＯを有する出力マイクロ波信号の調整帯域を示している。
提案されたマイクロ波周波数シンセサイザ。そのブロック図を図1に示します。 図１は、電圧制御マイクロ波発生器（ＶＣＯ）１を含み、その出力は、方向性結合器２の入力に接続され、その出力は、マイクロ波周波数合成器の出力であり、方向性結合器２の他方の出力は、マイクロ波ミキサー３の第１の入力に接続され、その第２の入力は、周波数ｆの入力マイクロ波を有する入力マイクロ波信号４の出力源に接続されている。 マイクロ波ミキサー３の出力は、可変分周係数ｎを有する第１の分周器５の入力に接続され、その出力は、周波数位相検出器６の第１の入力に接続される。位相検出器６は、可変分周係数ｍで第２の分周器７の出力に接続され、入力は、周波数ｆ ＯＰで基準信号８のソースの出力に接続される。 周波数位相検出器６の２つの出力は、オペアンプ９の２つの入力に接続され、その出力は、マイクロ波ＶＣＯ発生器１の入力に接続され、ローパスフィルタ１０は、回路１１に追加的に導入された位相比較器の第１の入力は、第１の分周器５の出力および周波数位相検出器６の第１の入力、位相の第２の入力に接続される。比較器１１は、第２の分周器７の出力および周波数位相検出器６の第２の入力に接続されている。位相比較器１１の出力は、待機中のマルチバイブレータ１２の入力に接続され、その出力は第１のダイオードを介して直接送られる。図１３は、オペアンプ９の第１の入力と周波数位相検出器の第１の出力に接続され、第２のダイオード１４を介した待機マルチバイブレータ１２の逆出力は、周波数位相検出器６の第２の出力に接続され、オペアンプ９の第２の入力に接続され、第１および第２のダイオードは互いに反対側に接続されている。 この回路では、マイクロ波VCO 1、方向性結合器2、マイクロ波ミキサー3、第1周波数分周器5、位相周波数検出器6、第2周波数分周器7、オペアンプ9、およびローパスフィルター10がPLLを形成します。
提案するマイクロ波周波数シンセサイザは次のように動作します。 カプラー２を介した周波数ｆ ＶＣＯのマイクロ波ＶＣＯ １の出力信号と、マイクロ波の周波数ｆの入力マイクロ波信号４のソースの出力マイクロ波信号は、マイクロ波ミキサー３に供給され、その出力で中間周波数信号ｆ ＩＦが抽出され、これは第１の分周器５の入力に供給され、係数ｎで除算された後、第１の分周器５の出力からの信号が周波数の第１の入力に供給される。位相検出器６。基準信号源８の出力からの基準周波数信号ｆ ＯＰは、周波数が係数ｍで除算される第２の分周器７の入力に供給される。 第２の分周器７の出力からの信号は、周波数位相検出器（ＦＰＤ）６の第２の入力に供給され、そこで、第１の分周器５の出力から受信された信号、および制御器と比較される。電圧Ｕ ＦＰＤは、周波数位相検出器６の２つの出力で生成され、その大きさおよび符号は、比較される信号の周波数および位相の差に比例する。 オペアンプ９のフィードバック回路に含まれるオペアンプ９とローパスフィルタ１０を通るこの制御電圧Ｕ ＰＦＤは、制御電圧Ｕ ＣＰＲとしてマイクロ波ＶＣＯ １の制御入力に供給され、連続的に実行される。マイクロ波VCO1の周波数調整は、PLLループの位相同期に影響を与えます。
PLLループで周波数位相同期を実行するための条件は、周波数位相検出器の入力に適用される信号の周波数と位相が等しいことです。つまり、f OP / m = f IF / n、φOP= φIF、
ここで、マイクロ波のf IF \ u003d f -f VCO、
mは、周波数fOPの基準信号の周波数分割係数です。
nは中間周波数信号fIFの周波数分割係数です。
φOP-周波数fOPの基準信号の位相。
φIF-中間周波数信号の位相fIF。
中間周波数信号fIFの周波数の2倍以上の帯域でマイクロ波の入力マイクロ波信号fの周波数を調整する場合、ここでf IF \ u003dfマイクロ波-fVCOの場合、およびマイクロ波信号VCOfVCOfVCOが2fIFを超えると、本発明のマイクロ波の入力マイクロ波信号fは、マイクロ波周波数シンセサイザのPLLループを通過します。つまり、位相比較器11、待機マルチバイブレータ12、およびまた、バックツーバックダイオード13、14。
ＰＬＬループに位相同期が存在する場合、位相比較器１１の出力から待機中のマルチバイブレータ１２まで、待機中のマルチバイブレータ１２をオフにする制御信号、すなわち、位相比較器１１Ｕの出力電圧が供給される。論理ユニットの形式のFK（たとえば、トランジスタ-トランジスタロジックTTLのレベル）。 このとき、待機中のマルチバイブレータ１２は、直接出力および逆出力にそれぞれ電圧Ｕ Ｍ１、Ｕ Ｍ２のパルス出力信号を生成せず、ＰＬＬの動作に影響を与えない。 待機中のマルチバイブレータ１２の直接出力および逆出力では、定電圧Ｕ Ｍ１およびＵ Ｍ２が逆位相に設定され、論理ゼロおよび論理１に対応する）。 スタンバイマルチバイブレータ１２の入力Ｕ ＦＣおよび出力Ｕ Ｍ１およびＵ Ｍ２電圧のタイミング図が図３に示されている。 2
ＰＬＬループにおける周波数と位相の同期が乱されると、位相比較器１１の出力からの論理ゼロの形の信号Ｕ ＦＣは、直接および逆出力で出力を生成する待機マルチバイブレータ１２を開始する。電圧Ｕ Ｍ１（論理ユニットに対応する）およびＵ Ｍ２（論理ゼロに対応する）を有するパルス信号は、それぞれ、ダイオード１３、１４を介して、オペアンプ９の第１および第２の入力に送られる。待機中のマルチバイブレータ１２の、すなわち、待機中のマルチバイブレータ１２のパルスの持続時間τｍの間、ＰＦＤ６の入力の位相に応じて、出力で、オペアンプ９は、マイクロ波信号VCO1の周波数制御電圧。この場合、周波数-位相同期の条件に違反し（f OP / m = f IF / n、φOP =φIF）、周波数位相検出器6が制御を生成します。同期回復（つまり、同期プロセスの開始）を提供する電圧UPFD i）PLLループ内。 周波数-位相同期がPLLループで復元されると、位相比較器11は待機中のマルチバイブレータ12をオフにします（その出力では、論理0と論理1に対応する定電圧が再び逆位相に設定されます）。 ＰＬＬループにおける周波数位相同期の違反が繰り返される場合、またはＰＬＬループにおける障害の場合、位相比較器１１は、待機中のマルチバイブレータ１２を再始動し、同期回復プロセス全体が繰り返される。
場合によっては、PLLループの周波数位相同期の違反を排除するPLLループの動作では、PLLループ内のマイクロ波VCOの周波数調整の過渡プロセスを低い方から開始する必要があります（f VCO min）または周波数キャプチャポイントまでのマイクロ波VCOの動作範囲の上限（f VCO max）。ここで、f VCO = f MF、つまり、マイクロ波VCOの制御入力に供給される電圧の初期レベル1（周波数キャプチャに先行するトランジェントモード）は、常に最小値または 最大値。 これは、入力マイクロ波信号のマイクロ波の周波数fに対する出力マイクロ波信号の周波数fVCOの位置によって決定されます。 この場合、マイクロ波周波数シンセサイザの2つの主要な動作モードが可能であり、PLLループでの同期障害が発生する可能性があります。
図に示すマイクロ波周波数シンセサイザの最初の動作モードについて考えてみます。 3.マイクロ波入力マイクロ波信号の周波数fが固定され、（プロトタイプのように）f MFを超え、マイクロ波VCO 1の帯域幅（ΔfVCO）が十分に大きい、たとえば、値を大幅に超えていると仮定します。 2fIFの。 この場合、周波数キャプチャに先行する過渡プロセス中に、周波数位相検出器６は、マイクロ波ミキサー３の出力からミラー周波数の信号を得ることができる（同期の失敗点で、ここで、ｆ ＶＣＯ ＝ ｆ）。 1 MF、ここでf 1 MF=f入力マイクロ波+fIF）、これにより、PLLループの同期が失われ、周波数fVCOマイクロ波VCOの信号が周波数fVCOに対応する最高位置に遷移します。 maxと、その結果、マイクロ波周波数シンセサイザーの故障。 プロトタイプとして選択されたスキームマイクロ波周波数シンセサイザは、この状況から抜け出す方法を提供しません。 提案するマイクロ波周波数シンセサイザでは、この問題は次のように解決されます。
周波数位相同期モード（ｆ ＯＰ ／ ｍ ＝ ｆ ＩＦ ／ ｎ、φＯＰ ＝φＩＦ）の位相比較器１１は、その出力で、論理ユニット（ログ「１」）に対応する信号Ｕ ＦＣを生成する。 位相比較器１１のこの出力は、論理ゼロ（対数「０」）に対応する信号によってトリガーされるスタンバイマルチバイブレータ１２の入力に接続されている。 ログのレベルに等しい入力信号を使用します。 「０」、第１の１３および第２の１４個のダイオードは閉じられ、待機中のマルチバイブレータ１２はＰＬＬループの動作に影響を及ぼさない。 位相同期モードに違反した場合、位相比較器１１の出力は、ログに対応する信号を有する。 「0」。 これは、マイクロ波周波数シンセサイザがオンになっているとき、または基準信号の周波数fOPが調整されているときに発生する可能性があります。 ログに対応する信号。 位相比較器１１の出力からの「０」は、待機中のマルチバイブレータ１２を開始し、パルス持続時間中のその直接および逆出力で、τｍの電圧レベルが現れ、それぞれログ「１」およびログである。 したがって、「０」（すなわち、前の状態とは逆）、したがって、第１の１３および第２の１４のダイオードが開き、オペアンプ９の第１および第２の入力に差動電圧が供給され、初期（最小）の出現を引き起こす。 ）周波数制御入力マイクロ波VCO 1にそれぞれ印加されるオペアンプ9の出力の制御電圧。これにより、マイクロ波VCOの周波数値が設定されます。fVCO = fVCOmin。 待機中のマルチバイブレータ12のパルスの終了後、値TM-τmに等しい休止があります。ここで、TMは待機中のマルチバイブレータ12のパルス繰り返し周期です。この休止中、PLLループは周波数fVCOを調整します。最小値fVCOminから周波数-位相同期が発生する周波数までのマイクロ波VCO信号の変化（図3の周波数キャプチャポイント）。 マイクロ波VCO信号の周波数fVCOを、f VCO = f MF（マイクロ波-fIFではfMF = f）の値に調整し、マイクロ波ではfVCO≤fの条件を適用する場合（位相調整に従って） PFD 6）は、設定モードの周波数-位相同期です。ここで、f OP / m = f IF/nです。 位相比較器１１の出力には、ログのレベルに対応する信号がある。 「１」、マルチバイブレータ１２をスタンバイ状態に変換する。 何らかの理由で同期プロセスが発生しなかった場合は、PLLループで同期を確立するという説明されたサイクルが繰り返されます。 この場合、周波数キャプチャに必要な条件は、待機中のマルチバイブレータ12のパルス繰り返し周期が次の条件を満たす必要があることです。TM-τm>τPLLループ、ここで
TM-待機中のマルチバイブレータのパルスの繰り返し周期。
τm-待機中のマルチバイブレータのパルス幅、
PLLループのτは、PLLループで同期を確立するための時間です。
図に示すマイクロ波周波数シンセサイザの2番目の動作モードについて考えてみます。 4.4。
マイクロ波周波数シンセサイザの最初の瞬間に、周波数-位相同期の条件が満たされ、マイクロ波のf=マイクロ波1のfであると仮定します。 この場合、マイクロ波周波数シンセサイザの出力信号の周波数f MF = fMF・1=f入力マイクロ波1-fIF。 次に、入力マイクロ波信号のマイクロ波の周波数fは、マイクロ波1の値fからマイクロ波2の値f（この場合）まで、入力マイクロ波信号のマイクロ波調整の帯域Δfで急速に調整されます（図4を参照）。 、マイクロ波の入力マイクロ波信号Δfの周波数調整帯域は2 f IF以上です。ここで、マイクロ波のf IF \ u003d f -f VCO。マイクロ波の周波数調整fと同時に、周波数fVCOマイクロ波VCOはfMF1の値からfMF2の値へ。ただし、PLLループの慣性により、入力の周波数調整時間マイクロ波信号（t acマイクロ波）は、同期を確立する時間よりも常に短くなります。 PLLループ（τループPLL）、つまり、tacマイクロ波≤τPLL。
PLLループの慣性の結果として、マイクロ波VCOの周波数が調整されると、同期違反の条件も発生します。 したがって、例えば、図１に示されるように。 図４に示すように、周波数ｆ ＶＣＯが初期値ｆ ＭＦ１（マイクロ波ＶＣＯの周波数調整範囲の上部）から次に低い周波数値ｆ ＭＦ２に調整されるとき。 マイクロ波ミキサーでは、f VCO = f 1 MF2=finマイクロ波2+fIFのポイントでミラー中間周波数信号が形成されます。 この場合（特定のPFD位相6の場合）、マイクロ波の条件fVCO≤fは観測されません。つまり、周波数はPLLループによってキャプチャされないため、周波数との位相同期に違反します。周波数fVCOをマイクロ波VCOの上限fVCO最大周波数調整範囲に「引っ張る」。 提案された本発明のＰＬＬループにおける周波数位相同期を回復するために、マイクロ波周波数シンセサイザの第１の動作モードで説明された同期を確立するサイクルを実行する必要がある。 プロトタイプとして選択されたマイクロ波周波数シンセサイザの方式では、入力マイクロ波信号の周波数をすばやく変更する機能がないため、このような回路では、入力マイクロ波の周波数を変更するときに安定した位相同期ができません。信号。
本発明のプロトタイプとして選択された既知のマイクロ波周波数シンセサイザにおける上記のＰＬＬシステムの不安定な動作のモードは、実験的に検証され、確認された。
提案された発明に基づいて、マイクロ波周波数シンセサイザのサンプルが開発され、実験的にテストされ、マイクロ波周波数シンセサイザのさまざまな動作モードでの周波数位相同期の高速回復時間（100μs未満）で安定した動作が確認されました。
情報源
1.ManasevichV.周波数シンセサイザー。 理論とデザイン。 -M .:コミュニケーション、1979年
2.ルイシコフA.V.、ポポフV.N. 無線通信技術における周波数シンセサイザ。 -M .:ラジオと通信、1991年、p。 110-113。
マイクロ波電圧制御発振器（VCO）を含むマイクロ波周波数合成器。その出力は方向性結合器の入力に接続され、その最初の出力はマイクロ波周波数合成器の出力であり、2番目の出力は方向性結合器の出力です。マイクロ波ミキサーの第1入力に接続され、マイクロ波ミキサーの第2入力が入力マイクロ波信号の出力ソースに接続され、マイクロ波ミキサーの出力が可変分周器を備えた第1分周器の入力に接続されます。比率、その出力は周波数位相検出器の第１の入力に接続され、周波数位相検出器の第２の入力は可変分周比で第２の分周器の出力に接続され、その入力は接続されている基準信号源の出力を備え、周波数位相検出器とマイクロ波VCOの間にローパスフィルタが接続されています。これは、マイクロ波周波数合成器に、位相比較器、待機マルチバイブレータ、2つのダイオード、および操作可能なものが追加で含まれていることを特徴としています。周波数位相検出器の1番目と2番目の出力が接続されている間 sは、それぞれ、動作増幅器の第1入力と第2入力で、その出力はマイクロ波VCOの入力に接続され、ローパスフィルタは動作増幅器の第1入力とその出力の間に接続されます。位相比較器の第１の入力は、可変分周係数で第１の分周器の出力に接続され、周波数位相検出器の第１の入力は、位相比較器の第２の入力は、第２の分周器の出力に接続される。可変分周比および周波数位相検出器の第２の入力に、位相比較器の出力は待機中のマルチバイブレータの入力に接続され、待機中のマルチバイブレータの第１の出力は第１のダイオードを介しての第１の出力に接続される周波数位相検出器および動作増幅器の第１の入力を用いて、スタンバイマルチバイブレータの第２の出力は、第２のダイオードを介して周波数位相検出器の第２の出力および動作増幅器の第２の入力に接続され、 1番目と2番目のダイオードは互いに反対側に接続され、マイクロ波VCO、方向性結合器、マイクロ波 ミキサー、最初の分周器、周波数位相検出器、操作アンプ、およびローパスフィルターは、TM-τm>τPLLの条件でフェーズロックループ（PLL）を形成します。ここで、TMは発振周期です。待機中のマルチバイブレータのτmは、待機中のマルチバイブレータの持続パルスτPLL-フェーズロックループで同期を確立する時間です。
同様の特許：
本発明は、通信技術に関する。 技術的な結果は、同期システムの主なパラメータの包括的な改善、すなわち、ノイズ耐性の向上、システムのフィルタリング特性の改善、キャプチャ帯域の拡大、同期動作モードの維持、同期動作モードに入る時間、静的位相エラーがゼロであることを保証し、入力信号の振幅の変化や変動、または位相検出器のゲインの変化が存在する場合にデバイスが正しく動作することを保証します。
本発明は、無線信号の周波数選択およびフィルタリングに関する。 技術的な結果は、干渉状態への無線信号選択デバイスの適応と、それらのエネルギー消費を制御する可能性を確実にすることにあります。
周波数低減パスが切り替えられた周波数シンセサイザは無線工学に属しており、ノイズ耐性が向上した受信機や高速周波数アジリティを備えたトランシーバーで、均一なステップで安定した周波数のグリッドを形成するために使用できます。
提案された方法は、通信技術、および制御発振器（ＣＯ）を含む同期ユニット（ＢＳ）の動作モード、より正確には、ホールドモードでＣＧ ＢＳの非常に安定した出力信号を生成するための方法に関する。
本発明は、電子工学、すなわち、部分的ノイズ補償を備えたパルス位相ロックループ（ＰＬＬ）に基づく周波数グリッドシンセサイザ（ＦＳＳ）に関するものであり、補償電流の振幅またはパルス幅変調に基づく回路を使用する場合に使用できる。
本発明は、無線工学および自動化の分野、改善された安定化特性を備えた連続ガスレーザーからの放射の周波数を自動的に調整するためのシステムに関するものであり、特に、周波数の「バイオレットシフト」を測定するために宇宙技術で使用することができる。地球の重力場におけるレーザー放射の分析。
本発明は、電子コンピュータおよび無線工学に関する。 技術的な結果は、速度を上げ、多周波数周波数変調信号を生成する可能性を高めることにあります。 周波数変調信号のデジタル計算シンセサイザーには、リファレンスジェネレーター、生成および遅延ユニット、3つのメモリレジスタ、4つのデジタルアキュムレータ、可変分周比の分周器、2つの機能コンバータコードx-sin x、2つの逆フィルタsinxが含まれます。 / x、スイッチ、2つのデジタル-アナログコンバーター。 DDS FM信号のデジタル入力は、第1、第2、および第3のメモリレジスタの入力であり、そのアナログ出力は、第1および第2のDACの出力です。 2病気。
本発明は、無線工学の分野に関する。 効果：符号論理位相弁別器の弁別特性の対称形状を非対称形状に変更することによるキャプチャ帯域の拡張、および弁別特性の正または負の符号のゾーンの増加に伴い、対応する片側対応する符号の初期周波数離調のキャプチャ帯域が増加します。 前記弁別器を用いて位相ロックループシステムの捕捉帯域幅を増加させる方法は、制御された発電機によって生成される入力振動と出力振動との間の差の符号を決定し、位相の符号に対応する符号を有する制御電圧を形成することによって特徴付けられる。差は、制御された発電機の周波数を制御する単一の信号に結合されます。 2 n.p. f-ly、7病気。
フェーズロックループ方式では、ノイズのある単相ソース信号からの同期が可能です。 技術的な結果は、同期された周波数の信号の1つまたは2つの周期までの同期の実際の速度を改善し、同期された位相と周波数の生成された信号の干渉をフィルタリングすることです。 このシステムには、1次の位相フィルタリングのブロック、2次のバンドストップフィルター、1次の低周波フィルタリング、積分ブロック、乗算ブロック、デジタルフィルター係数を計算するためのブロック、および4つのブロックが含まれます。 -象限アークタンジェント。 マイクロプロセッサ手段を使用してメソッドを物理的に実装するために個別のメソッドを使用すると、許容可能な精度と計算リソースで非線形関数を比較および計算できます。 フィルタは可変係数で実装され、1次と2次があります。 周波数変化に対する位相フィルターの感度が比較的低いため、元の信号から基準位相をすばやく抽出することができます。 積分係数に関するフィードバックを備えた離散積分器を使用すると、同期周波数信号を迅速に終了して定常状態にすることができます。 可変係数の離散フィルターを使用し、境界値を介した位相の遷移を考慮に入れると、元の信号の基本波の位相に対してシフトすることなく、同期された位相を効果的にフィルター処理できます。 この方法では、単相および多相システムの高調波コンポーネントと多相システムの対称コンポーネントの制御システムを構築できます。 この方法の主な用途は、コンバータ機器の制御です。また、基本周波数への調整と基準位相の選択のための高性能要件を備えた通信やその他のアプリケーションでの高速同期にも使用できます。 1病気。
本発明は、無線工学の分野に関するものであり、チャネル数を増やした通信システムの編成、および小さなステップでの周波数調整が必要な測定技術で使用することができます。 本発明は、小さな周波数グリッドステップ、低レベルの位相ノイズ、および短い周波数調整時間でマイクロ波振動を取得するタスクに基づいています。 これを行うために、間接型シンセサイザーの位相検出器で比較周波数を設定する基準発振器の周波数が超短波帯域で選択されます。 この場合、非常に安定した基準発振器の周波数は、周波数グリッドの小さなステップを設定する小さな値によって事前にシフトされます。 基準発振器信号が、同じ周波数と振幅の、ただし位相シフトが90°の低周波直交信号によって変調された直交変調器のRF入力に供給される理由。 次に、比較周波数は、これらの低周波数信号の周波数の値によって、基準発振器の周波数と異なります。 直交変調器の出力からの周波数変換された信号は、周波数位相検出器の最初の入力に供給されます。 電圧制御マイクロ波発生器の周波数は、可変係数分周器によって分周され、周波数位相検出器の2番目の入力に供給されます。 ローパスフィルターを使用することで、AC比較積が抑制され、電圧制御マイクロ波発生器の入力にDC信号が印加されます。 この方法により、シンセサイザーのチューニング時間を長くすることなく、位相ノイズのレベルを上げることなく、また基準発振器の周波数安定性によって決定されるシンセサイザーの周波数安定性を維持することなく、キロヘルツ単位でマイクロ波発振を形成することができます。 10-7-10-8。
本発明は、無線電子機器、特に位相ロックループ（ＰＬＬ）に基づく周波数シンセサイザに関する。 技術的な結果は、出力信号スペクトルの位相ノイズと離散スプリアス成分のレベルを低減することです。これにより、高周波分解能と広いチューニング帯域幅を維持しながら、出力信号の品質が向上します。 周波数シンセサイザーには、直列接続された入力信号周波数マルチプライヤ、固定分周係数の分周器、最初のダイレクトデジタルシンセシスチップ、位相周波数検出器、最初のローパスフィルタ、電圧制御発振器、負のフィードバックが含まれています。直列に接続されたミキサー、電圧制御ジェネレーターの出力に接続された入力の1つ、および2番目の入力が入力信号の周波数乗数の出力に接続された2番目のローパスフィルターを含むループそして、その出力が位相周波数検出器の入力に接続されている第２の直接デジタル合成チップ、およびその出力が第１および第２の直接デジタル合成チップの入力に接続されている制御デバイス。 本発明は、出力信号のスペクトルにおける位相ノイズおよび離散成分のレベルの低減を提供し、それは、次に、高周波分解能および広い調整帯域幅を維持しながら、出力信号の品質を改善する。 1病気。
本発明は、無線工学に関する。 本発明の技術的結果は、速度と、周期がクロック周期の倍数である任意のデューティサイクルの基準信号を処理する能力、ならびに前線に沿ってクロック周波数を調整する能力を向上させることである。受信したデータの。 パルスの持続時間中、正と負の極性の信号がそれぞれ位相検出器（PD）の出力で生成され、次に合計され、フィルタリングされ、結果の信号が周波数を制御する周波数調整方法ジェネレータ、最初の出力のパルスフロントは基準信号のフロントに沿っており、スイッチングサイクルではそのカットが行われます。 基準信号の前部がサイクルの前部よりも遅れて現れる場合、信号はFDの2番目の出力でもサイクル休止の期間とともに生成されます。 FDには、3つの2-Iエレメント、3つのDフリップフロップ、および3つの信号を結合するための論理回路が含まれています。 2n。 および7z.p. f-ly、11病気。
本発明はレーダーおよびソナーに関する。 効果：奇数の長さのP3コードのサイドローブの抑制を提供します。 これを行うために、多相コードP3のパルス圧縮でサイドローブを抑制するためのデバイスには、奇数長NのP3コードの入力に接続された修正Wooフィルターと、直列接続されたコードコンバーターから複素共役へのデジタル補正信号ジェネレーターが含まれています。コードと、（N + 2）係数が-1.1、0、…0、-1.1のN + 1次のFIRフィルターの有限インパルス応答を持つデジタルフィルター、最初の入力に接続された加算器の出力、遅延1つのコード要素と2入力減算器の持続時間のライン。Wooフィルターの出力は入力遅延ラインに接続され、減算器の最初の入力は加算器の2番目の入力に接続され、2番目の入力は減算器の出力が遅延線の出力に接続されている場合、修正されたWooフィルターのインパルス応答の最初の係数は1-exp（iπ/ N）です。ここで、フィルター係数の（N + 2）次元ベクトルデジタル補正信号ジェネレータのは、それぞれ-1.1、0.0、... 0、-1.1に等しくなります。 2病気。
提案されたデバイスは、多相コードのパルス圧縮を備えたレーダーおよびソナーシステムに関連しています。 技術的な結果は、信号圧縮の品質を改善し、圧縮プロセス中に発生するサイドローブを抑制します。これにより、タイムシフト（サンプル）のすべての値について、長さNの多相コードの数を確実に増やすことができます。 2つの±Nの場合、サイドローブの相対レベルは-20lgN-6から-20lgN-8 dBの範囲にあります。これは、同じ数の最初のコードを順次削除することによって形成された対称的に切り捨てられたコードを使用しているためです。より長いコードの最後の文字。 この場合、-6 dBレベルでのメインローブの幅は2τであり、PSLレベルでは3÷4τの範囲にあり、デバイスの出力での信号対雑音比の損失は-1.7です。 dB。 長さNの対称的に切り捨てられた多相コードのパルス圧縮中にサイドローブを抑制するためのデバイスには、入力にN-1次のFIRで接続された最初のデジタルフィルタと、直列に接続されたコードコンバータで構成されるデジタル補正信号ジェネレータが含まれます。複素共役コードと有限インパルス応答次数N+1の2番目のデジタルフィルター。その出力は加算器の最初の入力に接続され、最初のデジタルフィルターの出力は継続時間の間遅延線に接続されます。 1つのコード要素と減算器の最初の入力の2番目の入力は遅延線の出力に接続され、出力は加算器の2番目の入力に接続されます。 3 n.p. f-ly、4病気。
実体：発明のグループは、ストレージデバイスに関連し、一貫性のないアーキテクチャでストレージデバイスに書き込むための同期を制御するために使用できます。 技術的な結果は、実際のクロック信号分配ネットワークの遅延の変化を補償することです。 このデバイスには、受信回路とリングオシレータ回路が含まれています。 受信回路には、一貫性のない構成のデータパスとクロック分配ネットワークが含まれています。 リングオシレータ回路には、実際のクロック分配ネットワークに一致するクロック分配ネットワークのレプリカが含まれています。 3n。 および17z.p. f-ly、10病気。
タイムスケールジェネレータは、周波数、位相シフト、およびタイムスケールで信号を同期するためのデバイスを指します。 技術的な結果は、タイムスケールの同期の精度を高めることです。 タイムスケールジェネレーターには、タイムスケール受信ユニット、内部量子シーケンスジェネレーター、分周器、タイムスケール送信ユニット、ガードインターバルシェーパー、タイムセレクター、切り替え可能な遅延線ユニット、コンパレータユニット、線形に変化する電圧が含まれます。発生器。 5 ill。、1タブ。
本発明は、無線工学に関するものであり、マイクロ波トランシーバーで使用することができる。 技術的な結果は、入力マイクロ波信号の周波数を変更するときの安定した動作を向上させることです。 マイクロ波周波数合成器は、電圧制御マイクロ波発生器、方向性結合器、マイクロ波ミキサー、入力マイクロ波信号源、可変分周比を備えた第１の分周器、周波数位相検出器、可変分周を備えた第２の分周器を含む。比率、基準信号源、ローパスフィルタ、位相比較器、スタンバイマルチバイブレータ、2つのダイオード、および動作増幅器。 4病気。
マイクロ波デバイスを開発およびセットアップするとき、アマチュア無線家は、必要な周波数範囲の測定機器の不足に関連する困難に直面することがよくあります。 提案された周波数シンセサイザは、アマチュア条件で作ることができます。 1900 ...2275MHzの範囲で動作します。 周波数値は、スイッチを使用していくつかの可能な値から選択されます。
比較的低い周波数（最大100〜150 MHz）では、発振器周波数安定化の問題は、より高い周波数（400 MHz）で、マイクロ波、誘電体に弾性表面波共振器（SAW共振器）を使用して、石英共振器を使用することによって解決されます。高品質のセラミックで作られた共振器と他の高品質の共振器。 パッシブコンポーネントを使用した安定化には、シンプルさと比較的低コストの実装という利点があります。 その主な欠点は、周波数設定要素を変更せずに、生成された信号の周波数を大幅に変更できないことです。
広く普及している統合周波数シンセサイザは、高周波の安定性を維持しながら、発振器（マイクロ波を含む）の高速電子チューニングを実装することを可能にします。 シンセサイザーには、直接型と間接型があります。
直接合成の利点は、高周波の変化率と小さなステップでのチューニングであると考えられています。 ただし、合成信号には多数の非線形変換に起因する多数のスペクトル成分が存在するため、マイクロ波装置で直接合成デバイスが使用されることはめったにありません。
マイクロ波合成では、フェーズロックループ（PLL）を備えた間接型シンセサイザーがより頻繁に使用されます。 PLLの動作原理、およびフィードバックフィルタの計算方法は、文献で広く繰り返し検討されています。 フィードバックフィルターの最適なパラメーターを計算できるフリーウェアプログラムがいくつかあります。それらはインターネットのサイトで見つけることができます。
統合PLLシンセサイザーには、プログラム可能（周波数値は外部コマンドによって設定されます）とプログラム不可能（基準周波数の固定乗算および除算係数は変更できません）の2つのタイプがあります。
プログラム不可能な統合シンセサイザー、たとえばMC12179の欠点には、正確に指定された周波数の水晶振動子を使用する必要があることが含まれますが、これは常に可能であるとは限りません。 UMA1020Mなどのプログラム可能なシンセサイザーにはこの欠点はありません。 制御マイクロコントローラーが存在する場合、そのようなシンセサイザーを特定の周波数に調整することは技術的に簡単です。 シンセサイザーチップとの共同作業に必要な電子周波数調整機能を備えたマイクロ波発振器は、ハイブリッド技術を使用して作成された機能的に完全なモジュールの形で消費者に提供されます。
2 GHz帯域機器のチューニングをチェックおよび調整するために設計された実験用周波数シンセサイザの図を図1に示します。その基礎はUMA-1020M（DA3）チップであり、その技術文書は製造元のWebサイトにあります。で
シンセサイザーには、電圧制御発振器（VCO）DA1、基準周波数10 MHz DA2の水晶発振器、およびマイクロコントローラーDD1もあります。 VCOの出力からのマイクロ波信号は、シンセサイザーの出力（コネクターXW1）とDA3マイクロ回路のメインのプログラム可能な周波数分周器の入力に供給されます。 DA2ジェネレータの出力からの基準周波数信号は、DA3チップの一部でもある補助プログラム可能分周器に供給されます。
主分周器と補助分周器の分周比は、DD1マイクロコントローラー（Z86E0208PSC）によって設定され、3線式情報バス（ピン11〜13 DA3）を介して対応するコマンドを送信します。 制御プログラムのソーステキストを表に示します。 一。 内部メモリマイクロコントローラーは約7つのデータを保存するのに十分です 異なる値周波数。 周波数値の1つ、または出力信号がないモードは、表に従ってジャンパーS1〜S3によって選択されます。 2.セットモードは、デバイスの電源がオンになった瞬間に有効になります。その後、デバイスの電源が再びオンになるまで、スイッチを操作しても動作に影響はありません。 HL1 LEDは、電源を入れてから1秒後に消灯します。 のZilogからマイクロコントローラーのプログラミングについて読むことができます。
シンセサイザーはプリント回路基板上に組み立てられ、 外観これを図に示します。 2.表面実装用の抵抗とコンデンサが適用されます。
文学
- スタリコフO.PLL法と高周波信号合成の原理。 -チップニュース、2001年、第6号。
- VCO Designer's Handbook 2001. VCO/HB-01.-ミニ回路。
- Glvdshtein M.A.ZilogのZ86ファミリのマイクロコントローラ。 プログラマーガイド。 -M .: DODEKA、1999年、96ページ。
マイクロ波シンセサイザーに加えて、UMA1020Mチップには、20..300MHzの周波数範囲で動作する別のチップが含まれています。6nは説明されている設計では使用されていません。