Свч синтезатор частоты мм диапазона. Лабораторный синтезатор СВЧ. Схема, описание. Спутниковая и сотовая связь, инфраструктуры беспроводной передачи данных: требования к компонентам

Создание современных средств связи невозможно без использования качественных синтезаторов частоты, которые во многом определяют технические параметры радиосистемы. В статье рассмотрены производительные широкополосные синтезаторы частот , и производства компании Maxim Integrated , которые позволяют генерировать опорный сигнал в диапазоне 0,25…10 ГГц. Невысокая стоимость и превосходные показатели уровня фазовых шумов позволяют использовать их в различных применениях – от систем персональной радиосвязи до высококачественных измерительных приборов.

Человечество все более активно использует радиочастотный участок спектра электромагнитных волн, в особенности – диапазон ультракоротких волн с частотой колебаний 0,30…30 ГГц. Этот обширный диапазон сегодня уже достаточно плотно заполнен разнообразными системами радиосвязи c каналами для передачи цифровых данных, опутан сетевой инфраструктурой локального и глобального масштаба. Появление новых систем и стандартов беспроводной связи, систем спутниковой связи и навигации происходит параллельно с совершенствованием технологий производства полупроводниковых компонентов и способствует стремительному прогрессу в области коммуникационных возможностей.

Спутниковая и сотовая связь, инфраструктуры беспроводной передачи данных: требования к компонентам

Одной из основополагающих задач при проектировании любой радиочастотной аппаратуры является обеспечение высокой точности и стабильности несущей частоты, включая амплитуду и фазу. Эта задача сегодня решается, как правило, с использованием специализированных синтезаторов частоты. Распространенным вариантом в этом случае является микросхема синтезатора с фазовой автоподстройкой частоты (ФАПЧ), использующая внешний кварцевый генератор опорной частоты совместно с встроенными делителями для опорной и формируемой выходной частоты, схему сравнения в виде частотно-фазового дискриминатора (детектора). Сигнал рассогласования формируется отдельным выходным каскадом (Charge Pump) и подается через внешний (петлевой) фильтр на генератор, управляемый напряжением (ГУН), который может быть как встроенным, так и внешним.

Программируемые коэффициенты для режимов целочисленного (Integer-N) и дробного деления Fractional-N, а также выбор соответствующей опорной частоты обеспечивают расширенный диапазон выходных частот и позволяют варьировать такие параметры процесса синтеза частот, как скорость и шаг переключения частоты, уровень фазового шума.

Синтезаторы Fractional-N появились в значительной степени как решение задачи по увеличению скорости переключения частоты, снижению фазового шума вблизи несущей частоты и уменьшению уровня побочных составляющих в системах связи GSM и GPRS.

Синтезаторы MAX2870, MAX2871, MAX2880. Особенности, преимущества, рекомендации к применению

В модельном ассортименте полупроводниковых компонентов компании Maxim Integrated сегодня представлены три микросхемы сверхширокополосных синтезаторов частоты с фазовой автоподстройкой (ФАПЧ). Все они используют механизм синтеза на основе автогенераторов с ФАПЧ. Выходная частота задается ГУН и стабилизируется низкочастотным опорным генератором.

Таблица 1. Синтезаторы частот Maxim Itegrated c ФАПЧ

Наименование	Режим синтеза	Напряжение питания, В	Диапазон частот, МГц		Вых. мощность, дБм	Дифф. выходы	Уровень шумов, дБн/Гц	Нестабильность cр. квадр.	Корпус/выводы	Рабочая температура, °C
			Мин.	Макс.
MAX2870	Fractional/Integer	3,0…3,6	23,5	6000	-4…5	2	-226,4	0,25	TQFN/32	-40…85
MAX2871	Fractional/Integer	3,0…3,6	23,5	6000	-4…5	2	-229	0,2	TQFN/32	-40…85
MAX2880	Fractional/Integer	2,8…3,6	250	12400	Нет	Нет	-229	0,14	TQFN/20 TSSOP/16	-40…85

Областями применения для синтезаторов частот Maxim Integrated могут быть: телекоммуникационное оборудование, аппаратура беспроводной связи, измерительные системы, генераторы тактовых сигналов в радиочастотных устройствах и аналого-цифровых преобразователях.

Синтезатор MAX2870

Сверхширокополосный MAX2870 с фазовой автоподстройкой частоты и с интегрированным ГУН способен работать как в целочисленном, так и в дробном режиме синтеза частот. В сочетании с внешним генератором опорных сигналов и внешним фильтром MAX2870 позволяет создавать высокоэффективные, малошумящие схемы в диапазоне 23,5 МГц…6 ГГц.

Генерация частот в расширенном диапазоне обеспечивается с помощью нескольких интегрированных ГУН и выходных делителей с коэффициентами 1…28. Имеются два программно-устанавливаемых независимых друг от друга дифференциальных выхода, которые могут обеспечить выходную мощность -4…5 дБм. Оба выхода могут быть отключены программным или аппаратным способом.

MAX2870 управляется через 3-проводный последовательный интерфейс. Микросхема выпускается в миниатюрном, 32-контактном корпусе QFN. Она способна работать в диапазоне температур -40…85°C.

Функциональная схема MAX2870 изображена на рисунке 1. Основными элементами устройства являются блок интерфейса управления и регистров (SPI AND REGISTERS), несколько счетчиков и делителей, несколько ГУН (VCO) и мультиплексоров. Четыре выходных сигнала (RFOUTx_x) снимаются через коммутаторы с двух дифференциальных усилителей. Для настройки синтезируемой частоты есть блок CHARGE PUMP и вход TUNE.

Для управления MAX 2870 имеется пять 32-разрядных регистров для записи данных, есть один регистр для чтения. Старшие 29 значащих бит (MSB) предназначены для данных, а 3 мдадших бита (LSB) определяют адрес регистра. Данные в регистры загружаются через последовательный интерфейс SPI, первыми передаются 29 бит MSB. Программируемые регистры имеют адреса 0x05, 0x04, 0x03, 0x02, 0x01 и 0x00.

На рисунке 2 представлена временная диаграмма процесса записи через SPI. После подачи питания все регистры должны быть запрограммированы дважды с минимальной паузой 20 мс между записями. Первая запись позволяет убедиться в том, что устройство включено, а вторая – запускает в работу ГУН.

MAX2870 может быть переведен в режим пониженного энергопотребления после установки SHDN = 1 (регистр 2, бит 5) или при установке низкого уровня на выводе CE. После выхода из режима пониженного энергопотребления требуется, по меньшей мере, 20 мс, чтобы внешние конденсаторы зарядились перед программированием частоты ГУН.

Входная опорная частота поступает через вход RF_IN на инвертирующий буфер и далее через опциональный множитель x2 и мульплексор на делитель R COUNTER, затем через опциональный делитель и мультиплексор доходит до фазового детектора и выходного мультиплексора.

Когда множитель х2 активирован (DBR = 1), максимальная частота опорного сигнала ограничена 100 МГц. Когда множитель отключен, опорная входная частота ограничена 200 МГц. Минимальная опорная частота равняется 10 МГц. Минимальный коэффициент деления R равен 1, а максимальный составляет 1023.

Частота фазового детектора определяется следующим образом:

где fREF – частота входного опорного сигнала. DBR (регистр 2, бит 25) устанавливает режим удвоения входной частоты fREF. RDIV2 (регистр 2, бит 24) устанавливает режим деления fREF на 2. R (регистр 2, биты 23:14) представляет собой значение 10-разрядного программируемого счетчика (от 1 до 1023). Максимальное значение fPFD равно 50 МГц для режима Frac-N и 105 МГц для режима Int-N. Делитель R может быть обнулен, когда RST (регистр 2, бит 3) равен 1.

Частота ГУН (fVCO), значения N, F и М могут быть определены исходя из требуемой выходной частоты канала А (fRFOUTA) следующим образом. Установить значение делителя DIVA можно на основе значений fRFOUTA из таблицы значений DIVA (регистр 4, биты 22…20).

Если бит FB = 1, (DIVA исключена из обратной связи ФАПЧ):

Если бит FB = 0, (DIVA в цепи обратной связи ФАПЧ) и DIVA ≤ 16:

Если бит FB = 0, (DIVA в цепи обратной связи ФАПЧ) и DIVA > 16:

Здесь N – значение 16-битного счетчика N (16…65535), программируемого через регистр 0, биты 30…15. M – значение дробного модуля (2…4095), программируемое через биты 14…3 регистра 1. F – значение дробного деления, программируемое через биты 14…3 регистра 0.

В дробном (Frac-N) режиме минимальное значение N равно 19, а максимальное – 4091. Счетчик N сбрасывается, когда RST равно 1 (регистр 2, бит 3). DIVA – установка деления выхода RF (0…7), программируемая через биты 22…20 регистра 4. Коэффициент деления устанавливается как 2DIVA.

Выходная частота канала В (fRFOUTВ) определяется следующим образом:

Если BDIV = 0 (регистр 4, бит 9),

Если BDIV = 1,

Режимы Int-N/Frac-N

Режим целочисленного деления (Int-N) выбирается установкой бита INT = 1 (регистр 0, бит 31). При работе в этом режиме также необходимо установить бит LDF (регистр 2, бит 8), чтобы включить функцию определения момента синхронизации (захвата частоты) в режиме Integer-N.

Режим дробного деления (Frac-N) выбирается установкой бита INT = 0 (регистр 0, бит 31). Дополнительно установите бит LDF = 0 (регистр 2, бит 8) для режима синхронизации Frac-N.

Если устройство будет оставаться в режиме Frac-N при значении дробного деления F = 0, могут возникнуть нежелательные импульсные помехи. Чтобы избежать этого, можно разрешить автопереключение в режим Integer-N, когда F = 0, если установить бит F01 = 1 (регистр 5, бит 24).

Детектор фазы и формирование управляющего напряжения (Charge Pump)

Формируемый Сharge Рump ток заряда для внешнего конденсатора определяется значением резистора, подключаемого между выводом RSET и общим проводом, и значением бит CP (регистр 2, биты 12…9) следующим образом:

Чтобы повысить стабильность в режиме Frac-N, установите бит линейности CPL = 1 (регистр 1, биты 30, 29). Для режима Int-N установите CPL = 0. Для снижения шума в режиме Int-N установите бит CPOC = 1 (регистр 1, бит 31), чтобы предотвратить утечку тока в петлевой фильтр. Для режима Frac-N установите CPOC = 0.

Выход CP_OUT может быть переведен в высокоимпедансное состояние, когда TRI = 1 (регистр 2, бит 4). При TRI = 0 этот выход в обычном состоянии. Полярность сигнала фазового детектора может быть изменена для активного инвертирующего петлевого фильтра. Для неинвертирующего фильтра установите PDP = 1 (регистр 2, бит 6). Для инвертирующего фильтра установите PDP = 0.

Выходы MUX_OUT и LD (Lock Detect)

MUX_OUT – это многоцелевой тестовый выход для наблюдения за различными внутренними операциями MAX2870. MUX_OUT может быть также сконфигурирован для последовательного вывода данных. Биты MUX (регистр 2, биты 28…26) позволяют выбрать тип сигнала на MUX_OUT.

Сигнал Lock detect можно контролировать через выход LD, установив биты LD (регистр 5, биты 23…22). Для цифрового определения синхронизации установите LD = 01. Цифровое определение синхронизации зависит от режима синтеза. В режиме Frac-N установите LDF = 0, а в режиме Int-N установите LDF = 1. Можно также устанавливать точность цифрового определения синхронизации в соответствии с таблицами .

Аналоговое определение синхронизации может быть использовано с установкой LD = 10. В этом режиме LD использует выход с открытым коллектором, который требует внешний нагрузочный резистор.

Точность выхода определения синхронизации зависит от многих факторов. Значение на выходе может быть недостоверным в течение процесса автовыбора ГУН. По завершении этого процесса выход по-прежнему недостоверен до тех пор, пока не установится напряжение настройки. Время установки VTUNE зависит от ширины полосы пропускания петлевого фильтра и может быть вычислено с использованием программного инструмента EE-Sim Simulation.

Режим Fast-Lock

Микросхема MAX2870 имеет режим ускоренной синхронизации (Fast-Lock). В этом режиме CP = 0000 (регистр 2, биты 12…9), а к выходу SW подключен делитель из двух резисторов с соотношением номинальных значений 1/3. Резистор большего номинала подключен между выходом и общим выводом питания, а меньший резистор – между выводом SW и конденсатором фильтра. Когда CDM = 01 (регистр 3, биты 16…15), ускоренная синхронизация начинает работать после завершения процесса автовыбора ГУН (VAS).

В процессе ускоренной синхронизации ток зарядки Charge Pump увеличивается до значения определяемого CP = 1111, а соотношение между резисторами, шунтирующими петлевой фильтр, становится равны 1/4 за счет перевода в высокоимпедансное состояние выхода SW. Fast-Lock деактивируется по окончании устанавливаемого пользователем таймаута. Этот таймаут равен:

Здесь M – настраиваемый коэффициент, а CDIV – настройка делителя. Разработчик должен определить настройки CDIV на основе постоянной времени фильтра обратной связи.

Выходы RFOUTA± и RFOUTB±

Микросхема имеет два дифференциальных РЧ-выхода с открытыми коллекторами, которые требуют подключения внешних резисторов по 50 Ом к каждому из выходов.

Каждый выход можно независимо включать и отключать установкой бит RFA_EN (регистр 4, бит 5) и RFB_EN (регистр 4, бит 8). Оба выхода также можно контролировать через вывод RFOUT_EN.

Выходная мощность каждого выхода настраивается отдельно через APWR (регистр 4, биты 4, 3) для RFOUTA и BPWR (регистр 4, биты 7…6) для RFOUTB. Возможна настройка мощности дифференциального выхода в диапазоне -4…5 дБм, с шагом в 3 дБ при работе на нагрузку 50 Ом. Возможна также регулировка в том же диапазоне и для несимметричного выхода с подачей питания через ВЧ-дроссель. Для оптимального выходного уровня во всем частотном диапазоне требуются разные нагрузочные элементы. Если используется несимметричный выход, неиспользуемый выход должен быть соединен с соответствующей нагрузкой (таблица 2).

Таблица 2. Назначение выводов МАХ2870

Вывод	Наименование	Функция
1	CLK	Линия синхронизации (вход)
2	DATA	Последовательные данные (вход)
3	LE
4	CE	Выбор микросхемы — низкий уровень
5	SW	Быстрое переключение. Подключает фильтр в цепи обратной связи в режиме ФАПЧ
6	VCC_CP
7	CP_OUT	Выход накачки заряда
8	GND_CP	Общий вывод для генератора накачки заряда
9	GND_PLL	Общий вывод ФАПЧ
10	VCC_PLL	Источник питания ФАПЧ
11	GND_RF	Общий вывод РЧ-цепей. Подключается к земляной шине основной платы
12	RFOUTA_P	Положительный РЧ-выход А с открытым коллектором. Подключается к источнику питания через ВЧ-дроссель или нагрузку 50 Ом
13	RFOUTA_N	Отрицательный РЧ-выход А с открытым коллектором. Подключается к источнику питания через ВЧ-дроссель или нагрузку 50 Ом
14	RFOUTB_P	Положительный РЧ-выход В с открытым коллектором. Подключается к источнику питания через ВЧ-дроссель или нагрузку 50 Ом
15	RFOUTB_N	Отрицательный РЧ-выход В с открытым коллектором. Подключается к источнику питания через ВЧ-дроссель или нагрузку 50 Ом
16	VCC_RF
17	VCC_VCO	Источник питания ГУН
18	GND_VCO	Общий вывод ГУН. Подключается к общей шине основной платы
19	NOISE_FILT	Вывод шумовой развязки ГУН. Подключается через 1 мкФ к земляной шине основной платы
20	TUNE	Вход управления ГУН. Подключается к внешнему фильтру
21	GND_ТUNE	Общий вывод входа управления ГУН. Подключается к земляной шине основной платы
22	RSET	Вход установки диапазона входного тока накачки заряда
23	BIAS_FILT	Шумовая развязка ГУН. Подключается через 1 мкФ к общему выводу
24	REG	Коррекция опорного напряжения. Подключается через 1 мкФ к общему выводу
25	LD	Выход режима синхронизации. Высокий уровень в режиме синхронизации, низкий – при отсутствии синхронизации.
26	RFOUT_EN	Включение РЧ-выхода. При низком уровне РЧ-выходы отключены
27	GND_DIG	Общий вывод для цифровых цепей. Подключается к земляной шине основной платы
28	VCC_DIG	Источник питания для цифровых цепей
29	REF_IN	Вход опорной частоты
30	MUX_OUT	Выход мультиплексора и последовательный вывод данных
31	GND_SD
32	VCC_SD
–	EP	Теплоотводящая площадка. Подключается к общей шине питания основной платы

ГУН (VCO)

В составе микросхемы имеется четыре 16-полосных отдельных блока ГУН, которые обеспечивают сплошной охват частотного диапазона 3…6 ГГц. Для работы ГУН необходимо выход внешнего фильтра обратной связи подключить к входу TUNE, управляющему работой ГУН. Управляющее напряжение поступает через фильтр с выхода CP_OUT (рисунок 3).

В составе МАХ2870 имеется 3-битный АЦП для чтения диапазона настройки напряжения ГУН. Значения АЦП могут быть прочитаны из регистра 6, биты 22…20.

Помните, что сигнал наличия синхронизации (lock detect) может появляться в случае, если напряжение настройки ГУН находится вне пределов соответствующего диапазона.

Автовыбор ГУН

Включение режима автовыбора ГУН (VAS) происходит при установке бита VAS_SHDN = 0 (регистр 3, бит 25). Если VAS_SHDN = 1, тогда ГУН может устанавливаться вручную через биты VCO (регистр 3, биты 31…26). Бит RETUNE (регистр 3, бит 24) использован для включения/отключения функции автовыбора ГУН. Если RETUNE = 1, а АЦП обнаружит, что напряжение настройки ГУН (VTUNE) находится между значениями 000 и 111, функция VAS инициирует авто настройку. Если RETUNE = 0, эта функция отключена.

Частота синхронизации fBS должна быть равна 50 кГц. Она устанавливается битами BS (регистр 4, 19…12). Необходимое значение BS вычисляется по формуле:

Где fPFD – частота фазового детектора. Значение BS должно быть округлено до ближайшего целого значения. Если вычисленное значение BS выше 1023, то BS = 1023. Если fPFD ниже 50 кГц, тогда BS = 1. Время, необходимое для корректного выбора ГУН, составляет 10/fBS.

Регулировка фазы

После установления заданной частоты фаза сигнала на выходе RF может быть дискретно изменена с шагом P/M × 360°. Фаза не может быть определена абсолютно, но она может быть изменена относительно текущего значения.

Чтобы изменить фазу, проделайте следующее:

• установите заданную частоту на выходе;
• установите инкремент фазы относительно текущего значения P = M × {изменение фазы}/360°;
• разрешите изменение фазы, установив CDM = 10;
• сбросьте CDM, установив его равным 0.

Синтезатор MAX2871

Сверхширокополосный MAX2871 с ФАПЧ и интегрированным ГУН способен работать как в целочисленном, так и в дробном режиме синтеза частот. В сочетании с внешним генератором опорных сигналов и петлевым фильтром MAX2871 находит применение в высокоэффективных малошумящих схемах, работающих в диапазоне 0,235…6 ГГц. МАХ2871 также включает в себя четыре интегрированных ГУН и два дифференциальных выхода с программной настройкой уровня по мощности -4…5 дБм. Оба выхода могут быть отключены программным или аппаратным способом.

Микросхема выпускается в миниатюрном 32-контактном корпусе QFN. Она полностью взаимозаменяема с МАХ2870. MAX2871 работает в диапазоне температур -40…85°C. Функциональная схема MAX2871 такая же, как и у MAX2870 (рисунок 1). Однако MAX2871 имеет расширенные функциональные возможности, отличается пониженным уровнем шумов и включает встроенный датчик температуры с 7-битным АЦП, точность показаний которого равна ±3°C.

Настройка напряжения ГУН

В отличие от 3-битного АЦП в MAX2870, в МАХ2871 для чтения напряжения ГУН используется 7-битный АЦП, значения которого могут быть прочитаны через регистр 6, биты 22…16. Для оцифровки напряжения нужно проделать следующее:

• установить биты CDIV (регистр 3, биты 14…3) = fPFD/100 кГц, чтобы выбрать частоту синхронизации для АЦП;
• установить биты ADCM (регистр 5, биты 5…3) = 100, чтобы разрешить АЦП чтение напряжения на выводе TUNE;
• установить ADCS (регистр 5, бит 6) = 1, чтобы начать процесс преобразования АЦП;
• подождать 100 мкс до завершения процесса;
• прочитать значение регистра 6. Значение АЦП размещено в битах 22…16;
• сбросить биты ADCM = 0 и ADCS = 0.

Напряжение на выводе TUNE может быть вычислено следующим образом:

Автовыбор ГУН

Для МАХ2871 в процессе выбора используемого ГУН доступны дополнительные возможности. Бит VAS_TEMP (регистр 3, бит 24) может быть использован для выбора оптимального ГУН в соответствии с температурой окружающей среды, чтобы обеспечить стабильность синхронизации в диапазоне -40…85°C. В процессе выбора ГУН биты RFA_EN (регистр 4, бит 5) и RFB_EN (регистр 4, бит 8) должны быть установлены равными 0, а биты 30, 29 регистра 5 должны быть установлены равными 11. Установка VAS_TEMP = 1 будет увеличивать время, необходимое для установки заданной частоты, примерно на величину от 10/fBS до 100 мс.

Датчик температуры

Для вычисления температуры кристалла МАХ2871 имеет встроенный датчик температуры с 7-битным АЦП, состояние которого считывается через регистр 6. При этом нужно проделать почти ту же последовательность шагов, что и при настройке напряжения ГУН. Исключением является второй пункт:

• установите биты ADCM (регистр 5, биты 5…3) = 001, чтобы разрешить АЦП чтение температуры.

Примерная температура может быть получена следующим образом:

Эта формула наиболее точна при разрешенном ГУН и полной выходной мощности на RFOUTA.

Выходы RFOUTA± и RFOUTB±

Где CDIV (регистр 3, биты 14…3) – значение 12-битного делителя, M (регистр 1, биты 14…3) – переменный коэффициент для дробного преобразователя N, а fPFD – частота фазового детектора.

Срыв слежения ФАПЧ

Для обеспечения устойчивости синхронизации заданной частоты в дополнение к методу Fast-Lock в MAX2871 есть Cycle Slip reduction, разрешаемый установкой бита CSM (регистр 3, бит 18) в значении 1. В этом режиме обеспечивается минимальное значение тока накачки управляющего заряда на выходе блока CP.

В сравнении с МАХ2870, MAX2871 также имеет расширенные возможности для регулировки фазы выходного частотного сигнала.

Синтезатор MAX2880

Завершающей моделью в линейке синтезаторов Maxim Integrated является MAX2880 с системой ФАПЧ, использующий внешний ГУН и способный работать в еще более расширенном диапазоне частот. Совместно с внешними опорным генератором, ГУН и фильтром MAX2880 формирует на выходе RF-частоты с малым уровнем шумов в диапазоне 0,25…12,4 ГГц. MAX2880 использует встроенный датчик температуры. Выпускается в двух вариантах: в 20-выводном корпусе TQFN и 16-выводном типа TSSOP, которые способны работать в расширенном диапазоне рабочих температур -40…85°C.

Функциональная схема MAX2880 представлена на рисунке 4. Принцип ее действия и целый ряд составляющих аналогичны использованным в MAX2870 и MAX2871. MAX2880 включает малошумящий фазовый детектор (PFD) высокой точности и прецизионный регулятор зарядки (Charge Pump) конденсатора петлевого фильтра, 10-битный программируемый опорный делитель, 16-битный делитель Integer N и 12-битный дробный преобразователь с переменным коэффициентом.

Аналогичен ранее рассмотренному и 3-проводный интерфейс управления с пятью регистрами для записи и одним – для чтения, имеющий канал деления опорной частоты с входа REF. Но при этом в МАХ2880 нет блока встроенных ГУН, а используется внешний ГУН, управляемый с выхода CP. Перевести MAX2880 в режим пониженного энергопотребления можно установкой SHDN = 1 (регистр 3, бит 5) или так же, как и в других синтезаторах МАХ, низким уровнем на выводе CE.

Частота фазового детектора MAX2880 определяется по следующей формуле:

Здесь fREF – входная опорная частота. DBR (регистр 2, бит 20) устанавливает режим удвоения входной частоты fREF. RDIV2 (регистр 2, бит 21) устанавливает режим деления fREF на 2. R (регистр 2, биты 19…15) – значение 5-разрядного программируемого опорного делителя (1…31). Максимальная fPFD составляет 105 МГц для Fractional-N и 140 МГц – для Integer-N. Делитель R обнуляется, когда RST (регистр 3, бит 3) = 1.

Частота внешнего ГУН определяется по формуле:

Где N является значением 16-разрядного делителя N (16…65535), программируемого через биты 30…27 (MSB) регистра 1 и биты 26…15 регистра 0 (LSB). M – значение дробного коэффициента (2…4095), программируемое через биты 14…3 регистра 2. F – значение дробного деления, программируемое через биты 14…3 регистра 0. В режиме Fractional-N минимальное значение N равно 19, а максимальное – 4091. Делитель N обнуляется, когда RST = 1 (регистр 3, бит 3). PRE – управление входным предварительным делителем, где 0 означает деление на 1, а 1 – деление на 2 (регистр 1, бит 25). Если входная частота выше 6,2 ГГц, то PRE = 1.

Входы RF

Дифференциальные входы RF (таблица 3) подключены к высокоимпедансным входным буферам, которые управляют демультиплексером для выбора одного из двух диапазонов частот 0,25…6,2 ГГц или 6,2…12,4 ГГц. Для работы в верхнем диапазоне используется предварительный делитель на 2, выбираемый установкой бита PRE = 1. При работе в одноканальном варианте неиспользуемый вход RF подключается к общему выводу через конденсатор 100 пФ.

Возможный вариант схемы включения МАХ2880 приведена на рисунке 5.

Таблица 3. Назначение выводов МАХ2880

Вывод	Наименование	Функция
1	GND_CP	Общий вывод для генератора накачки заряда. Подключается к общей шине основной платы
2	GND_SD	Общий вывод для сигма-дельта-модулятора. Подключается к общей шине основной платы
3	GND_PLL	Общий вывод ФАПЧ. Подключается к общей шине основной платы
4	RFINP	Положительный вход RF для предварительного делителя. Если не используется — подключается через конденсатор к общему выводу
5	RFINN	Отрицательный вход RF для предварительного делителя. Подключается к выходу ГУН через конденсатор
6	VCC_PPL	Источник питания ФАПЧ
7	VCC_REF	Источник питания канала REF
8	REF	Вход опорной частоты
9,1	GND	Подключается к общему выводу источника питания на плате
11	CE	Выбор микросхемы. Низкий логический уровень на этом выводе отключает питание устройства
12	CLK	Последовательный вход синхронизации
13	DATA	Последовательный вход данных
14	LE	Вход разрешения загрузки (Load Enable)
15	MUX	Мультиплексированный ввод/вывод данных
16	VCC_RF	Источник питания для РЧ-выхода и делителей
17	VCC_SD	Источник питания для сигма-дельта-модулятора
18	VCP	Источник питания для накачки заряда
19	RSET	Вход диапазона входного тока накачки заряда
20	CP	Выход накачки заряда. Подключается к входу внешнего фильтра
–	EP	Теплоотводящая площадка. Подключается к шине общего провода питания основной платы

Средства разработки: демонстрационные платы и программное обеспечение

Значительно упростить процесс разработки и сократить длительность внедрения новых решений позволяют специальные аппаратные и программные инструменты компании Maxim Integrated.

Платы MAX2870/MAX2871 Evaluation Kit

Демонстрационные платы MAX2870/MAX2871 (рисунок 6) упрощают тестирование и оценку синтезаторов MAX2870 и MAX2871. Каждая плата оснащена стандартными разъемами типа SMA для подключения источников входного сигнала, нагрузки 50 Ом, анализаторов сигнала или спектра. Имеется разъем USB для подключения к компьютеру с предустановленным специальным программным обеспечением.

Последовательность действий при работе с оценочными платами следующая.

• загрузить с сайта www.maximintegrated.com/evkitsoftware программное обеспечение;
• распаковать и установить это ПО (рисунок 7);
• после запуска файла MAX287x.exe нужно выбрать тип микросхемы (MAX2870 или MAX2871) и нажать кнопку “Continue”. На экране появится рабочий графический интерфейс;
• проверьте подключение кабеля USB по зеленому прямоугольнику в правом нижнем углу рабочего экрана;
• убедитесь, что частота TCXO (U2) платы соответствует REF.FREQ программного обеспечения. Если нет – введите необходимое значение в МГц (по умолчанию 50) и нажмите “Enter”;
• нажмите кнопки “Defaults”, а затем – “Send All”, расположенные в верхней части рабочего экрана;
• введите требуемое значение выходной частоты в МГц в окно RF_OUTA или RF_OUTB и нажмите “Enter”;
• убедитесь, что индикатор PLL Lock (ФАПЧ) в левом нижнем углу светится зеленым цветом.

Используйте анализатор сигналов для оценки работы MAX2870 или MAX2871. По умолчанию используется внешний опорный источник частоты 50 МГц. Но можно использовать и другие значения после соответствующего изменения значений в программируемых регистрах.

Уровень выходного сигнала

Чтобы выровнять нагрузку неиспользуемых выходов, с ними используются аттенюаторы на 3 дБ. Таким образом, измеренная мощность на выходах оценочной платы (разъемы SMA) становится ниже реального уровня на 3 дБ. Чтобы измерить истинное значение выходного уровня, удалите аттенюаторы и подключите ко всем активным неиспользуемым выходам нагрузку 50 Ом.

Экспорт/импорт настроек регистров

Для экспорта настроек регистров из MAX2870/MAX2871, выполните следующие шаги:

• выберите мышью надпись “Reg → Clip” в нижнем левом углу рабочего экрана, после чего значения регистров сохранятся в буфере обмена;
• вставьте содержимое буфера обмена в любой тестовый редактор.
• Чтобы импортировать установки для регистров MAX2870/MAX2871, выполните следующие шаги:
• копируйте настройки регистров (с разделителем в виде запятых) из текстового редактора в буфер обмена;
• выберите мышью надпись “Clip → Reg” в нижнем левом углу рабочего экрана;
• нажмите кнопку “Send All” в верхнем правом углу рабочего экрана.

Плата MAX2880 Evaluation Kit

Оценочная плата для MAX2880 включает непосредственно широкополосный синтезатор частоты с ФАПЧ, а также внешний ГУН с диапазоном частот 5840…6040 МГц, термокомпенсированный кварцевый генератор (TCXO) на частоту 50 МГц, пассивный фильтр в цепи обратной связи и регуляторы с малым падением напряжения.

Программное обеспечение работает на компьютерах под управлением Windows, начиная с версии XP.

Кроме того, для работы с MAX2880 Evaluation Kit необходима интерфейсная плата Maxim INTF-3000-to-USB, 20-проводный ленточный кабель для связи между интерфейсной и оценочной платами. Для подключения оценочной платы к компьютеру нужен кабель USB тип A – тип B. Для оценочной платы еще нужен внешний источник питания на 6 В/150 мА.

Схема подключения представлена на рисунке 8, а сами платы на рисунке 9.

Программное обеспечение для работы загружается с сайта www.maximintegrated.com. Процесс установки и работы аналогичен описанному для MAX2870/MAX2871 Evaluation Kit. Рабочий экран программы представлен на рисунке 10.

Заключение

Синтезаторы частот MAX2870, MAX2871 и MAX2880, выпускаемые компанией Maxim Integrated, обеспечивают работу в расширенном диапазоне радиочастот и могут найти применение в источниках сверхвысокой частоты повышенной точности в разнообразном телекоммуникационном, навигационном и измерительном оборудовании.

Ускорить процесс разработки, настройки и внедрения образцов новой техники позволяют предлагаемые компанией демонстрационные платы и специализированное программное обеспечение.

Литература

1. https://datasheets.maximintegrated.com/en/ds/MAX2870.pdf.
2. https://datasheets.maximintegrated.com/en/ds/MAX2871.pdf.
3. https://datasheets.maximintegrated.com/en/ds/MAX2880.pdf.
4. https://datasheets.maximintegrated.com/en/ds/MAX2870EVKIT.pdf.
5. https://datasheets.maximintegrated.com/en/ds/MAX2880EVKIT.pdf.

и — малошумящие дифференциальные ОУ

MAX44205 и MAX44206 производства компании Maxim Integrated — это малошумящие полностью дифференциальные операционные усилители, разработанные для работы с прецизионными высокоскоростными аналого-цифровыми преобразователями разрядностью 16/18/20 бит, например, .
Уникальное сочетание характеристик, широкого диапазона питающих напряжений (2,7…13,2 В), низкого энергопотребления и широкой полосы пропускания позволяют использовать их в высокопроизводительных малопотребляющих системах сбора данных.
Оба усилителя посредством вывода VCOM позволяют управлять синфазным выходным напряжением, что в ряде случаев существенно упрощает схемотехнику измерительного канала и нормирует постоянную составляющую выходного сигнала согласно требованиям, предъявляемым АЦП.
Особенностью MAX44205 является дополнительная функция ограничения выходного напряжения, позволяющая ограничить его в пределах полной шкалы АЦП в случаях, когда напряжение питания усилителя выше максимально допустимого входного напряжения преобразователя.
В режиме низкого энергопотребления ток, потребляемый усилителями, составляет всего 6,8 мкА, что увеличивает время работы от батареи в автономных измерительных системах или позволяет снизить уровень энергопотребления всей системы в периоды между измерениями.
Усилители доступны в миниатюрных, но удобных для пайки 12-выводных корпусах µMAX® и 10-выводных корпусах TDFN. Диапазон рабочих температур -40…125°C.
Для оценки параметров усилителей разработана демонстрационная плата MAX44205EVKIT# . Также MAX44205 используется в качестве драйвера АЦП на демонстрационной плате MAX11905DIFEVKIT# .
Рекомендуемые области применения усилителей:

• активные фильтры;
• высокоскоростные системы управления процессами;
• медицинская техника;
• преобразование синфазных сигналов в дифференциальные;
• обработка дифференциальных сигналов.

Бабковский А. П., Селезнев Н. Е. ФГУП НИИ измерительных систем им. Ю. Е. Седакова ГСП-486, Н. Новгород – 603950, Россия тел.: 8312-666202, доб.295, e-mail: [email protected]

Аннотация – Представлены результаты работы по проектированию простого СВЧ-синтезатора на С-диапазона на основе однокристальной микросхемы фазовой автоматической подстройки частоты.

I. Введение

Повышение рабочих частот до миллиметрового диапазона волн в устройствах ближней радиолокации с доплеровской обработкой отраженных сигналов требует значительного повышения стабильности излучаемых колебаний.

Использование схем обработки сигналов на основе измерения доплеровского смещения на промежуточных частотах в дециметровом диапазоне частот для получения максимальной эффективности работы устройства вынуждает использовать когерентные генераторы в тракте передатчика и приемного устройства.

В настоящий момент наиболее оптимальным способом получения когерентных сигналов для таких систем миллиметрового диапазона является использование синтезаторов частоты сантиметрового диапазона частот и последующего их умножения и усиления.

Как правило, такие синтезаторы строятся по многопетлевым схемам с использованием смесителей, делителей и умножителей частоты.

Однако, в последние годы верхняя рабочая частота однокристальных микросхем синтезаторов с фазовой автоматической подстройкой частоты (phase locked loop – PLL) поднялась до середины С- диапазона.

В настоящее время лидерами в производстве однокристальных микросхем PLL синтезаторов на этот диапазон частот являются компании Skyworks и Analog Devices.

На российском рынке электронных компонентов продукцию фирмы Skyworks Inc. представляет компания: ООО «Радиокомп» г. Москва .

С 1993 года после подписания прямого лицензионного соглашения с фирмой Analog Devices ЗАО «Аргуссофт Компани» г.Москва регулярно обновляет и предлагает разработчикам полный спектр компонентов и отладочных устройств.

Компания «МЭЙ Электронные компоненты» г. Москва представляет разработчикам подробные материалы по применению микросхем PLL синтезаторов разных производителей.

Повышение верхней рабочей частоты PLL синтезаторов до частот С-диапазона сделало возможным создавать достаточно простые по структуре однопетлевые синтезаторы.

В ряде случаев такой подход к построению задающего генератора (ЗГ) и гетеродинов является более выгодным с точки зрения технических, массо- габаритных и экономических показателей.

Основные параметры некоторых микросхем PLL синтезаторов, работающих в С-диапазоне, приведены в таблице 1.

Табл. 1. Сравнительные характеристики микросхем PLL синтезаторов.

Table 1. Comparison characteristics of PLL synthesizers’ ICs

II. Основная часть

Функциональная схема ЗГ и гетеродина такого типа на основе однопетлевого синтезатора частоты представлена на рисунке 1.

Рис.1. Структурная схема синтезатора.

Fig. 1 Synthesizer block diagram

где Ref. Gen. – прецизионный малошумящий опорный кварцевый генератор ГК62-ТС, рС – микроконтроллер, PLL IC – микросхема синтезатора, LPF – фильтр нижних частот, Scaling amplifier – масштабирующий операционный усилитель, Dielectric Resonator VCO – генератор управляемый напряжением (ГУН) на основе диэлектрического резонатора, Isolator – СВЧ-вентиль, Directional Coupler – направленный ответвитель.

Учитывая собственный опыт разработки СВЧ- синтезаторов и результаты исследования различных микросхем PLL синтезаторов, для разработки ЗГ и гетеродина выбрана микросхема СХ72302 с дробным переменным коэффициентом деления компании Skyworks Inc. .

Основные характеристики микросхемы СХ72302:

■ максимальная выходная частота основного канала – 6,1 ГГц;

■ вспомогательного – 1000 МГц;

■ предельная рабочая ИЧФД – 25 МГц;

■ гарантированное время переключения частоты не более 100 мкс;

■ уровень собственных шумов -128 дБ/Гц;

■ шаг перестройки частоты менее 400 Гц.

Применение СХ72302 позволяет при достаточно

высокой рабочей частоте импульсного частотнофазового детектора (ИЧФД) F=16,384 МГц получить шаг перестройки частоты 250 Гц за счет высокой степени дробности (262144). Повышение рабочей частоты ИЧФД приводит к снижению коэффициента умножения частоты петлей ФАПЧ и улучшению шумовых параметров сигнала.

Для снижения уровня шумов в выходном сигнале, используется генератор с высокодобротным диэлектрическим резонатором (ДР). Линейная перестройка частоты в таком генераторе осуществляется с помощью варикапа ЗА627А-6 слабо связанного с ДР. Использование транзистора 2Т963А-2 позволяет получить выходную мощность генератора порядка 50 мВт.

СВЧ-сигнал с выхода ГУНа поступает через вентиль и направленный ответвитель на выход синтезатора частоты (выходная мощность составляет + 15дБм – около 30 мВт). Часть мощности с направленного ответвителя (переходное ослабление 25 дБ) ответвляется на вход микросхемы PLL.

Параметры фильтра нижних частот в цепи обратной связи петли ФАПЧ были рассчитаны по методике компании National Semiconductor. В программе Math- CAD2000 была промоделирована работа петли ФАПЧ и проверена ее устойчивость в рабочем диапазоне частот.

При выходных частотах синтезатора в середине С-диапазона коэффициент умножения частоты петлей ФАПЧ достигает 380 (рабочая частота фазового детектора 16 МГц). Спектральная плотность фазовых шумов опорного кварцевого генератора ГК-62ТС-

0 составляет минус (145 – 155) дБ/Гц. Спектральная плотность фазовых шумов микросхемы PLL составляет 128 дБ/Гц. Поэтому, спектральная плотность фазовых шумов формируемого сигнала определяется микросхемой и составляет

Уф = -128+ 20 log 380 = -77 дБ/Гц.

Управление выходной частотой синтезатора осуществляется с помощью микроконтроллера AT90S8515-8PI Atmel . Для ускорения переходного процесса, переключение частот производится при максимальном токе фазового детектора. После захвата заданной частоты, ток фазового детектора снижается до номинального уровня, что приводит к снижению уровня дискретной составляющей с частотой сравнения фазового детектора в спектре выходного сигнала синтезатора. После переключения синтезатора микроконтроллер переходит в «спящий» режим с выключением своего кварцевого генератора для уменьшения шумов от цифровой части схемы.

Конструктивно синтезатор выполнен в виде набора отдельных узлов, соединенных между собой жесткими коаксиальными кабелями. Для микросхемы PLL и сопутствующей обвязки использована печатная плата из стеклотекстолита марки FR-4 толщиной 0,8 мм. Несмотря на сравнительно высокую рабочую частоту использование подложки из недорогого материала вполне оправдано.

III. Эксперимент

Были проведены экспериментальные исследования шумовых параметров синтезатора частоты с помощью установки для определения спектральной плотности фазовых шумов НР3048А.

Спектральная плотность фазовых шумов рассматриваемого простого однопетлевого синтезатора частоты при больших отстройках от несущей составляет:

10 кГц -92 дБ/Гц;

100 кГц -117 дБ/Гц.

Из-за слабой связи варикапа с диэлектрическим резонатором удалось получить достаточно неплохие шумовые параметры синтезатора, однако его полоса перестройки не превышает 50 МГц при изменении управляющего напряжения на варикапе от 1 до 25 В.

Для расширения рабочего диапазона частот синтезатора можно применить управляемый генератор на основе ЖИГ. Но при этом потребуется изменить схему управления частотой.

IV. Заключение

Применение однокристальной микросхемы с дробным коэффициентом деления в цепи обратной связи петли ФАПЧ позволяет конструировать компактные синтезаторы частоты по однопетлевой схеме с выходными частотами вплоть до верхней рабочей частоты микросхемы PLL при шаге перестройки по частоте в такой однопетлевой системе менее 400 Гц и приемлемом уровне спектральной плотности фазовых шумов.

V. Список литературы

ВЧ и СВЧ Радиокомпоненты зарубежных производителей. Прайс-лист. Выпуск 5. М. 2004г.

Www.argussoft.ru

«МЭЙ Электронные компоненты» Лето’2004.

ВЧ/СВЧ компоненты, электромеханика, силовые приборы. Электронный каталог 2004 г.

Бабковский А. П. Опыт проектирования PLL синтезаторов на микросхемах фирм QUALCOMM и Mini- Circuits для блока эталонных сигналов уровнемера миллиметрового диапазона. – В кн. «8-я Международная крымская конференция «СВЧ техника и коммуникационные технологии». Материалы конференции» [Севастополь, 14-17 сент. 1998 г.]. Севастополь: Вебер, 1998, т. 2, стр. 667-668.

Бабковский А. П., Селезнев Н. Е. Гибридные PLL/DDS синтезаторы частоты. – В кн. «11-я Международная крымская конференция «СВЧ техника и коммуникационные технологии». Материалы конференции» [Севастополь, 10-14 сент. 2001 г.]. Севастополь: Вебер, 2001, стр. 112-114.

Бабковский А. П., Селезнев Н. Е. Быстродействующий октавный синтезатор СВЧ- диапазона с малым шагом перестройки частоты. – В кн. «13-я Международная крымская конференция «СВЧ техника и коммуникационные технологии». Материалы конференции» [Севастополь, 8-12 сент. 2003 г.]. Севастополь: Вебер, 2003, стр. 136-138.

Www.skyworksinc.com

SINGLE-LOOP SYNTHESIZER FOR C-BAND WITH ULTRA FINE FREQUENCY STEP

Babkovsky A., Seleznev N.

Federal State Owned Unitary Enterprise Measuring Systems Research Institute names after Yu. Ye. Sedakov GSP-486, Nizhny Novgorod – 603950, Russia e-mail: [email protected]

Abstract – Considered in this paper are results of C-band simple frequency synthesizer design on the basis of single loop PLL.

Rising of operating frequencies of a short range Doppler radar up to MM-band demands a great improvement of transmitted signal stability.

The principle of signal processing is based on the reflected signals Doppler frequency measurement at the intermediate frequency (in UHF range). Thus the transmitter chain exciter and the receiver local oscillator (LO) must be coherent.

At present the most preferred approach in coherent signals generation is the use the C-band frequency synthesizers along with multipliers and amplifiers.

Frequently those synthesizers are designed using multiloop schematic in conjunction with frequency mixers, dividers and multipliers.

During the last years the PLL IC’s upper operating frequency was increased up to C-band. Now the leader manufacturers of the PLL IC’s for this frequency band are Skyworks and Analog Devices. Increase of IC operating frequency allows to design simple C-band single-loop frequency synthesizers.

In some cases this approach may is more preferable.

The block diagram of the transmitter exciter on the basis of single-loop PLL is shown in Fig.1. Taking into account our skills in synthesizer design, Skyworks CX72302 Fractional-N PLL IC was chosen for the exciter and LO design. For more details visit www.skyworksinc.com website.

Using CX72302 we can get 250Hz frequency step only with phase detector comparison frequency value 16.384MHz due to the high grade fractionality, 2 18 . High phase detector frequency leads to decrease of the main divider value N and noise parameters improvement.

High-Q dielectric resonator oscillator (DRO) is used for obtaining better noise performance out of PLL passband. Linear frequency sweep is carried out using a varicap having weak coupling with DR. The output power of DRO generator is 50 mW.

The signal passes through the isolator and directional coupler to the synthesizer output (output power is +15dBm – approx. 30 mW). A part of the power from the coupled port of the directional coupler is directed to the PLL IC input.

The loop filter components were calculated by the methods proposed by National Semiconductor. Loop stability analysis was evaluated in MathCAD 2000.

The main loop division ratio is increased up to 380 (phase detector frequency 16 MHz) at the frequencies about 6GHz. Phase noise spectral density of the PLL IC is -128 dB/Hz. Thus the phase noise spectral density in the PLL passband is determined by PLL IC noise, although the phase noise of the reference generator is (-145…-155 dB/Hz) and equal to -77dB/Hz.

Control of the synthesizer output frequency is carried out by Atmel AT90S8515-8PI microcontroller. In order to minimize the frequency switching time, the charge pump current is increased to its maximum value. After locking the charge pump current is switched to the nominal value and microcontroller is switched over to the sleep mode along with clock generator turning off. This allows to suppress noise in the output spectrum of the digital circuitry.

Noise parameters of the synthesizer output signal were measured by HP3048A test set.

Phase noise floor of the tested single-loop PLL synthesizer within offsets from the carrier is:

Frequency offset Phase noise floor

10 kHz -92 dB/Hz

100 kHz -117 dB/Hz

The weak coupling between the varicap and dielectric resonator in the tuned generator provides noise parameters rather good but the synthesized frequency band is too narrow (approximately 50 MHz within varicap tuning range from 1 to 25 volts).

It is possible to use YIG tuned oscillator to extend the synthesized frequency band. But in this case the frequency tuning circuitry must be changed.

Single chip Fractional-N PLL allows to construct small size single-loop frequency synthesizers for the frequencies up to the maximum operating PLL IC frequency with the frequency step less than 400 Hz and acceptable phase noise level.

Владельцы патента RU 2580068:

Изобретение относится к радиотехнике и может быть использовано в приемопередающих устройствах СВЧ диапазона частот. Техническим результатом является повышение устойчивой работы при перестройке частоты входного СВЧ сигнала. СВЧ синтезатор частот содержит СВЧ генератор, управляемый напряжением (ГУН), направленный ответвитель, СВЧ смеситель, источник входного СВЧ сигнала, первый делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор, второй делитель частоты с переменным коэффициентом деления, источник опорного сигнала, фильтр нижних частот, фазовый компаратор, ждущий мультивибратор, два диода и операционный усилитель. 4 ил.

Изобретение относится к радиотехнике, а именно к широкодиапазонным СВЧ синтезаторам частот с предварительной, начальной, установкой частоты СВЧ генератора управляемого напряжением (ГУН), включенного в широкодиапазонную систему фазовой автоподстройки частоты (ФАПЧ) СВЧ синтезатора частот и может быть использовано в приемопередающих устройствах СВЧ диапазона частот.

Известны системы активного синтеза частот, в которых фильтрация колебаний синтезируемых частот осуществляется с помощью активного фильтра в виде петли фазовой автоподстройки частоты . При этом частота сигнала преобразуется, например, с помощью деления в низкочастотный диапазон, где происходит ее сравнение с частотой опорного генератора и вырабатывается напряжение автоподстройки СВЧ генератора, управляемого напряжением (ГУН). Системы активного синтеза обеспечивают более высокое подавление побочных спектральных составляющих и фазовых шумов несущего колебания. Однако в этой схеме за счет высокого коэффициента деления частоты ГУН нельзя достигнуть низкого уровня шумов выходного сигнала синтезатора.

Известен СВЧ синтезатор частот, реализующий принцип активного синтеза с петлей ФАПЧ, который выбран в качестве прототипа предлагаемого изобретения . СВЧ синтезатор частот содержит СВЧ ГУН, выход которого соединен через направленный ответвитель с выходом СВЧ синтезатора частот и с первым входом СВЧ смесителя, второй вход которого соединен с выходом источника входного СВЧ сигнала с частотой f вх СВЧ, выход СВЧ смесителя соединен с входом первого делителя частоты (ДЧ) с переменным коэффициентом деления n, выход которого соединен с первым входом частотно-фазового детектора (ЧФД), второй вход частотно-фазового детектора соединен с выходом второго делителя частоты с переменным коэффициентом деления m, вход которого соединен с источником опорного сигнала частоты f ОП, а выход частотно-фазового детектора через фильтр нижних частот (ФНЧ) соединен с входом СВЧ ГУН. При этом направленный ответвитель, смеситель, первый делитель частоты, ЧФД и ФНЧ образуют петлю ФАПЧ.

Известный СВЧ синтезатор частот обеспечивает возможность достижения низкого уровня фазовых шумов выходного сигнала СВЧ синтезатора частот с частотой f СЧ за счет уменьшения коэффициента деления первого делителя частоты при использовании в качестве входного СВЧ сигнала с частотой f вх СВЧ сигнала с низким уровнем фазовых шумов. Кроме того, уменьшение коэффициента деления первого делителя частоты позволяет увеличить коэффициент усиления петли ФАПЧ. Так как в такой схеме частота входного СВЧ сигнала f вх СВЧ выбирается из условия f вх СВЧ >f СЧ, то для поддержания постоянной величины коэффициента усиления петли ФАПЧ СВЧ синтезатора частот необходимо компенсировать изменение коэффициента деления первого делителя частоты изменением крутизны перестройки частоты СВЧ ГУН для сохранения полосы регулирования петли ФАПЧ.

Однако если уходы частоты f ГУH СВЧ ГУН будут более 2 f ПЧ (где промежуточная частота f ПЧ = f вх СВЧ -f ГУН), то в данном СВЧ синтезаторе частот будут происходить срывы фазовой синхронизации, что приведет к потере работоспособности синтезатора.

Кроме того, известный СВЧ синтезатор частот работает только в случае подачи на второй вход СВЧ смесителя входного СВЧ сигнала с фиксированной частотой f вх СВЧ. При подаче на этот вход СВЧ смесителя входного СВЧ сигнала с изменяемой (перестраиваемой) частотой f вх СВЧ в полосе, большей или равной 2 f ПЧ, в СВЧ синтезаторе частот также могут происходить нарушения фазовой синхронизации.

Технической задачей предлагаемого изобретения является создание широкодиапазонного СВЧ синтезатора частот с низким уровнем фазовых шумов и малым временем перестройки частоты выходного сигнала синтезатора f СЧ, обеспечивающим отсутствие нарушений фазовой синхронизации при изменении (перестройке) частоты входного СВЧ сигнала f вх СВЧ в полосе, равной или большей чем удвоенная частота сигнала промежуточной частоты f ПЧ, где f ПЧ = f вх СВЧ -f ГУН, а также обеспечивающего сохранение фазовой синхронизации при уходах частоты f ГУН сигнала СВЧ ГУН на величину более чем 2 f ПЧ.

Техническим результатом является предотвращение нарушений фазовой синхронизации, вызванных переходными процессами в петле ФАПЧ, и обеспечение устойчивой работы СВЧ синтезатора частот при эксплуатации, в том числе при перестройке частоты f вх СВЧ входного СВЧ сигнала

Сущность технического решения заключается в том, что предлагаемый СВЧ синтезатор частот содержит СВЧ генератор, управляемый напряжением (ГУН), выход которого соединен с входом направленного ответвителя, первый выход которого является выходом СВЧ синтезатора частот, а второй выход направленного ответвителя соединен с первым входом СВЧ смесителя, второй вход СВЧ смесителя соединен с выходом источника входного СВЧ сигнала, выход СВЧ смесителя соединен с входом первого делителя частоты с переменным коэффициентом деления, выход которого соединен с первым входом частотно-фазового детектора, второй вход частотно-фазового детектора соединен с выходом второго делителя частоты с переменным коэффициентом деления, вход которого соединен с выходом источника опорного сигнала, а между частотно-фазовым детектором и СВЧ ГУН включен фильтр нижних частот. СВЧ синтезатор частот дополнительно содержит фазовый компаратор, ждущий мультивибратор, два диода и операционный усилитель. При этом первый и второй выходы частотно-фазового детектора соединены соответственно с первым и вторым входами операционного усилителя, выход которого соединен с входом СВЧ ГУН, а фильтр нижних частот включен между первым входом операционного усилителя и его выходом, первый вход фазового компаратора соединен с выходом первого делителя частоты с переменным коэффициентом деления и первым входом частотно-фазового детектора, второй вход фазового компаратора соединен с выходом второго делителя частоты с переменным коэффициентом деления и со вторым входом частотно-фазового детектора, выход фазового компаратора соединен с входом ждущего мультивибратора, первый выход ждущего мультивибратора соединен через первый диод с первым выходом частотно-фазового детектора и с первым входом операционного усилителя, второй выход ждущего мультивибратора соединен через второй диод со вторым выходом частотно-фазового детектора и со вторым входом операционного усилителя. Причем первый и второй диоды включены встречно друг другу, при этом СВЧ ГУН, направленный ответвитель, СВЧ смеситель, первый делитель частоты, частотно-фазовый детектор, операционный усилитель и фильтр нижних частот образуют петлю фазовой автоподстройки частоты (ФАПЧ) при условии: Т М -τ м >τ ФАПЧ, где Т М - период колебаний ждущего мультивибратора, τ ФАПЧ - время установления синхронизации в петле фазовой автоподстройки частоты.

Включение в схему синтезатора СВЧ частот фазового компаратора и ждущего мультивибратора с двумя встречно включенными диодами на выходе позволяет проводить предварительную установку частоты f ГУН сигнала СВЧ ГУН при нарушении фазовой синхронизации в петле ФАПЧ, которые происходят при переключении частоты f вх СВЧ входного СВЧ сигнала или при уходах частоты f ГУН сигнала СВЧ ГУН, например, при включении СВЧ синтезатора, что обеспечивает быстрое восстановление фазовой синхронизации и повышает устойчивость работы СВЧ синтезатора частот. При этом после восстановления петли ФАПЧ ждущий мультивибратор отключается и не влияет на дальнейшую работу петли ФАПЧ.

Операционный усилитель с фильтром нижних частот в цепи обратной связи формирует полосу частот регулирования петли ФАПЧ.

Время между окончанием первого импульса и началом следующего импульса ждущего мультивибратора, определяемый RC-цепочкой этого мультивибратора, должно быть больше времени установления синхронизации в петле ФАПЧ, то есть должно выполняться условие:

Т М -τ м >τ ФАПЧ.

Изобретение поясняется чертежами.

На фиг. 1 представлена структурная схема предлагаемого СВЧ синтезатора частот, где

1 - СВЧ генератор (ГУН) с частотой f ГУН (управляющее напряжение U УПР);

3 - СВЧ смеситель;

4 - источник входного СВЧ сигнала с частотой f вх СВЧ;

5 - первый делитель частоты с переменным коэффициентом деления n;

6 - частотно-фазовый детектор (выходное напряжение U ЧФД);

7 - второй делитель частоты с переменным коэффициентом деления m;

8 - источник опорного сигнала с частотой f ОП;

9 - операционный усилитель;

10 - фильтр нижних частот;

11 - фазовый компаратор (выходное напряжение U ФК);

12 - ждущий мультивибратор (выходное напряжение прямое U м1 и инверсное

13 - первый диод;

14 - второй диод;

f ПЧ =f вх СВЧ -f ГУН - сигнал промежуточной частоты;

f СЧ - выходной сигнал СВЧ синтезатора частот.

На фиг. 2 представлены временные диаграммы входного U ФК и выходных U м1 и U м2 напряжений ждущего мультивибратора, входящего в состав предлагаемого СВЧ синтезатора частот, где

Т М - период колебаний ждущего мультивибратора 12;

τ м - длительность импульса ждущего мультивибратора 12;

τ ФАПЧ - время установления синхронизации в петле фазовой автоподстройки частоты.

На фиг. 3 показана полоса перестройки выходного СВЧ сигнала с частотой f СЧ =f ГУН относительно фиксированной частоты f вх СВЧ входного СВЧ сигнала предлагаемого СВЧ синтезатора частот.

На фиг. 4 показана полоса перестройки выходного СВЧ сигнала с частотой f СЧ =f ГУН относительно перестраиваемой частоты f вх СВЧ входного СВЧ сигнала предлагаемого СВЧ синтезатора частот.

Предлагаемый СВЧ синтезатор частот, структурная схема которого изображена на фиг. 1, содержит СВЧ генератор управляемый напряжением (ГУН) 1, выход которого соединен с входом направленного ответвителя 2, один выход которого является выходом СВЧ синтезатора частот, а другой выход направленного ответвителя 2 соединен с первым входом СВЧ смесителя 3, второй вход которого соединен с выходом источника входного СВЧ сигнала 4 с частотой f вх СВЧ. Выход СВЧ смесителя 3 соединен с входом первого делителя частоты 5 с переменным коэффициентом деления n, выход которого соединен с первым входом частотно-фазового детектора 6. Второй вход частотно-фазового детектора 6 соединен с выходом второго делителя частоты 7 с переменным коэффициентом деления m, вход которого соединен с выходом источника опорного сигнала 8 с частотой f ОП. Два выхода частотно-фазового детектора 6 соединены с двумя входами операционного усилителя 9, выход которого соединен с входом генератора СВЧ ГУН 1, при этом между первым входом операционного усилителя 9 и его выходом включен фильтр нижних частот 10. Первый вход дополнительно введенного в схему фазового компаратора 11 соединен с выходом первого делителя частоты 5 и первым входом частотно-фазового детектора 6, второй вход фазового компаратора 11 соединен с выходом второго делителя частоты 7 и вторым входом частотно-фазового детектора 6. Выход фазового компаратора 11 соединен с входом ждущего мультивибратора 12, прямой выход которого через первый диод 13 соединен с первым выходом частотно-фазового детектора бис первым входом операционного усилителя 9, инверсный выход ждущего мультивибратора 12 через второй диод 14 соединен со вторым выходом частотно-фазового детектора 6 и со вторым входом операционного усилителя 9, причем первый и второй диоды включены встречно друг другу. В данной схеме СВЧ ГУН 1, направленный ответвитель 2, СВЧ смеситель 3, первый делитель частоты 5, частотно-фазовый детектор 6, второй делитель частоты 7, операционный усилитель 9 и фильтр нижних частот 10 образуют петлю ФАПЧ.

Предлагаемый СВЧ синтезатор частот работает следующим образом. Выходной сигнал СВЧ ГУН 1 с частотой f ГУН через ответвитель 2 и выходной СВЧ сигнал источника входного СВЧ сигнала 4 с частотой f вх СВЧ поступают на СВЧ смеситель 3, на выходе которого выделяется сигнал промежуточной частоты f ПЧ, который поступает на вход первого делителя частоты 5 и после деления на коэффициент n сигнал с выхода первого делителя частоты 5 поступает на первый вход частотно-фазового детектора 6. Сигнал опорной частоты f ОП с выхода источника опорного сигнала 8 поступает на вход второго делителя частоты 7, где происходит деление частоты на коэффициент m. Сигнал с выхода второго делителя частоты 7 поступает на второй вход частотно-фазового детектора (ЧФД) 6, в котором он сравнивается с сигналом, поступившим с выхода первого делителя частоты 5, и на двух выходах частотно-фазового детектора 6 вырабатывается управляющее напряжение U ЧФД, величина и знак которого пропорциональны разности частот и фаз сравниваемых сигналов. Это управляющее напряжение U ЧФД через операционный усилитель 9 и фильтр нижних частот 10, включенный в цепь обратной связи операционного усилителя 9, подается на управляющий вход СВЧ ГУН 1 как управляющее напряжение U УПР., выполняя непрерывную подстройку частоты СВЧ ГУН 1, влияющую на режим фазовой синхронизации в петле ФАПЧ.

Условиями выполнения частотно-фазовой синхронизации в петле ФАПЧ являются равенство частот и фаз сигналов, подаваемых на входы частотно-фазового детектора, то есть f ОП /m=f ПЧ /n, φ ОП =φ ПЧ,

где f ПЧ = f вх СВЧ -f ГУН,

m - коэффициент деления частоты опорного сигнала с частотой f ОП;

n - коэффициент деления частоты сигнала промежуточной частоты f ПЧ;

φ ОП - фаза опорного сигнала с частотой f ОП;

φ ПЧ - фаза сигнала промежуточной частоты f ПЧ.

При перестройке частоты входного СВЧ сигнала f вх СВЧ в полосе, равной или большей чем удвоенная частота сигнала промежуточной частоты f ПЧ, где f ПЧ =f вх СВЧ -f ГУН, а также при уходах частоты сигнала СВЧ ГУН f ГУН на величину более чем 2 f ПЧ, входной СВЧ сигнал f вх СВЧ в предлагаемом изобретении проходит через петлю ФАПЧ СВЧ синтезатора частот, то есть через фазовый компаратор 11, ждущий мультивибратор 12, а также встречно включенные диоды 13, 14.

При наличии фазовой синхронизации в петле ФАПЧ с выхода фазового компаратора 11 на ждущий мультивибратор 12 поступает управляющий сигнал, отключающий ждущий мультивибратор 12, то есть выходное напряжение фазового компаратора 11 U ФК (например, уровня транзисторно-транзисторной логики ТТЛ) в виде логической единицы. В это время ждущий мультивибратор 12 не вырабатывает на прямом и инверсном выходах импульсных выходных сигналов с напряжениями соответственно U М1 , U М2 и не влияет на работу петли ФАПЧ. На прямом и инверсном выходах ждущего мультивибратора 12 противофазно устанавливаются постоянные напряжения U М1 и U М2 , соответствующие логическому нулю и логической единице). Временные диаграммы входного U ФК и выходных U М1 и U М2 напряжений ждущего мультивибратора 12 показаны на фиг. 2

При нарушении синхронизации частоты и фазы в петле ФАПЧ сигнал U ФК в виде логического нуля с выхода фазового компаратора 11 запускает ждущий мультивибратор 12, который на прямом и инверсном выходах вырабатывает выходные импульсные сигналы с напряжениями U М1 (соответствующий логической единице) и U М2 (соответствующий логическому нулю), поступающие через диоды 13, 14 соответственно на первый и второй входы операционного усилителя 9. Во время действия импульса ждущего мультивибратора 12, то есть в течение длительности τ м импульса ждущего мультивибратора 12, в зависимости от фазировки входов ЧФД 6, на выходе операционного усилителя 9 устанавливается максимальное или минимальное значение напряжения управления частотой сигнала СВЧ ГУН 1. В этом случае нарушаются условия частотно-фазовой синхронизации (f ОП /m=f ПЧ /n, φ ОП =φ ПЧ) и частотно-фазовый детектор 6 вырабатывает управляющее напряжение U ЧФД, которое обеспечивает восстановление синхронизации (то есть запуск процесса синхронизации) в петле ФАПЧ. При восстановлении частотно-фазовой синхронизации в петле ФАПЧ фазовый компаратор 11 отключает ждущий мультивибратор 12 (на его выходах снова противофазно устанавливаются постоянные напряжения, соответствующие логическому нулю и логической единице). В случае повторного нарушения частотно-фазовой синхронизации в петле ФАПЧ или в случае сбоя в работе петли ФАПЧ фазовый компаратор 11 вновь запускает ждущий мультивибратор 12 и весь процесс восстановления синхронизации повторяется.

В ряде случаев для работы петли ФАПЧ, исключающей нарушение в ней частотно-фазового синхронизации, необходимо, чтобы переходной процесс перестройки частоты СВЧ ГУН в петле ФАПЧ начинался от нижнего (f ГУН мин) или верхнего (f ГУН макс) края рабочего диапазона СВЧ ГУН к точке захвата частоты, в которой f ГУН =f СЧ, то есть начальный уровень напряжения, поступающего на управляющий вход СВЧ ГУН 1 (в режиме переходного процесса, предшествующего захвату частоты), всегда равнялся минимальному или максимальному значению. Это определяется положением частоты f ГУН выходного сигнала СВЧ ГУН относительно частоты f вх СВЧ входного СВЧ сигнала. При этом возможны два основных режима работы СВЧ синтезатора частот, при которых возможно нарушения синхронизации в петле ФАПЧ.

Рассмотрим первый режим работы СВЧ синтезатора частот, представленный на фиг. 3. Допустим, что частота f вх СВЧ входного СВЧ сигнала фиксирована и превышает f СЧ (как и в прототипе), а полоса перестройки СВЧ ГУН 1 (Δf ГУН) достаточна велика, например значительно превышает величину 2 f ПЧ. В этом случае при переходном процессе, предшествующем захвату частоты, на частотно-фазовый детектор 6 может попасть с выхода СВЧ смесителя 3 сигнал зеркальной частоты (в точке срыва синхронизации, в которой f ГУН =f 1   СЧ, где f 1   СЧ = f вх СВЧ +f ПЧ), что приведет к срыву синхронизации в петле ФАПЧ, переходу сигнала частоты f ГУН СВЧ ГУН в крайнее верхнее положение, соответствующее частоте f ГУН макс и, как следствие, к отказу в работе СВЧ синтезатора частот. Схема СВЧ синтезатора частот, выбранного в качестве прототипа, не предусматривает возможность выхода из этой ситуации. В предлагаемом СВЧ синтезаторе частот эта проблема решается следующим образом.

Фазовый компаратор 11 в режиме частотно-фазовой синхронизации (f ОП /m=f ПЧ /n, φ ОП =φ ПЧ) вырабатывает на своем выходе сигнал U ФК, соответствующий логической единице (лог. «1»). Этот выход фазового компаратора 11 соединен с входом ждущего мультивибратора 12, запуск которого осуществляется сигналом, соответствующим логическому нулю (лог. «0»). При входном сигнале, равном уровню лог. «0», первый 13 и второй 14 диоды закрыты и ждущий мультивибратор 12 не оказывает влияния на работу петли ФАПЧ. В том случае, когда режим фазовой синхронизации нарушается, на выходе фазового компаратора 11 возникает сигнал, соответствующий лог. «0». Это может происходить в моменты включения СВЧ синтезатора частот или при перестройке частоты f ОП опорного сигнала. Сигнал, соответствующий лог. «0» с выхода фазового компаратора 11 запускает ждущий мультивибратор 12 и на его прямом и инверсном выходах в течение длительности импульса τ м появляются уровни напряжений, равные соответственно лог.«1» и лог. «0» (то есть инверсные предыдущему состоянию), поэтому первый 13 и второй 14 диоды открываются и на первый и второй входы операционного усилителя 9 поступает дифференциальное напряжение, вызывающее появление начального (минимального) напряжения управления на выходе операционного усилителя 9, которое подается соответственно на управляющий частотой вход СВЧ ГУН 1, при этом устанавливается значение частоты СВЧ ГУН f ГУН =f ГУН мин. После окончания импульса ждущего мультивибратора 12 наступает пауза, равная величине Т М -τ м, где Т М - период повторения импульсов ждущего мультивибратора 12. В течение этой паузы петля ФАПЧ осуществляет перестройку частоты f ГУН сигнала СВЧ ГУН от минимального значения f ГУН мин до частоты, при которой происходит частотно-фазовая синхронизация (точка захвата частоты на фиг. 3). При перестройке частоты f ГУН сигнала СВЧ ГУН до значения, при котором f ГУН =f СЧ (где f СЧ =f вх СВЧ -f ПЧ) и при соблюдении условия f ГУН ≤f вх СВЧ (в соответствие с фазировкой ЧФД 6), устанавливается режим частотно-фазовой синхронизации, при котором f ОП /m=f ПЧ /n. На выходе фазового компаратора 11 возникает сигнал, соответствующий уровню лог. «1», переводящий мультивибратор 12 в ждущее состояние. Если по каким-либо причинам процесс синхронизации не произошел, то описанный цикл установления синхронизации в петле ФАПЧ повторяется. Необходимым условием захвата частоты, в данном случае, является то, что период повторения импульсов ждущего мультивибратора 12 должен соответствовать условию: Т М -τм>τ петли ФАПЧ, где

Т М - период повторения импульсов ждущего мультивибратора,

τ м - длительность импульса ждущего мультивибратора,

τ петли ФАПЧ - время установления синхронизации в петле ФАПЧ.

Рассмотрим второй режим работы СВЧ синтезатора частот, представленный на фиг. 4.

Предположим, что в начальный момент в СВЧ синтезаторе частоты выполняется условие частотно-фазовой синхронизации, при этом f вх СВЧ =f вх СВЧ1 . В этом случае частота выходного сигнала СВЧ синтезатора частот f СЧ =f СЧ·1 =f вх СВЧ1 -f ПЧ. Затем частота f вх СВЧ входного СВЧ сигнала быстро перестраивается в полосе Δf вх СВЧ перестройки входного СВЧ сигнала (как показано на фиг. 4) от значения f вх СВЧ1 к значению f вх СВЧ2 (при этом полоса перестройки частоты входного СВЧ сигнала Δf вх СВЧ составляет более 2 f ПЧ, где f ПЧ =f вх СВЧ -f ГУН. Одновременно с перестройкой частоты f вх СВЧ происходит перестройка частоты f ГУН СВЧ ГУН от значения f СЧ1 до значения f СЧ2 . Однако из-за инерционности петли ФАПЧ время перестройки частоты входного СВЧ сигнала (t пер.вх СВЧ) всегда меньше времени установления синхронизации в петле ФАПЧ (τ петли ФАПЧ), то есть t пер.вх СВЧ ≤τ петли ФАПЧ.

В результате инерционности петли ФАПЧ при перестройке частоты СВЧ ГУН также возникают условия для нарушения синхронизации. Так, например, как показано на фиг. 4, при перестройке частоты f ГУН от первоначального значения f СЧ1 (в верхней части диапазона перестройки частоты СВЧ ГУН) к следующему более низкому по частоте значению f СЧ2 . в СВЧ смесителе образуется сигнал зеркальной промежуточной частоты в точке, где f ГУН =f 1   СЧ2 =fвх СВЧ2 +f ПЧ. В этом случае (при заданной фазировке ЧФД 6) не будет соблюдаться условие f ГУН ≤f вх СВЧ, то есть не происходит захват частоты петлей ФАПЧ, что вызывает нарушение частотно-фазовой синхронизации с «затягиванием» частоты f ГУН в верхнее крайнее значение f ГУН макс диапазона перестройки частоты СВЧ ГУН. Для восстановления в петле ФАПЧ частотно-фазовой синхронизации в предлагаемом изобретении следует осуществить описанный в первом режиме работы СВЧ синтезатора частот цикл установления синхронизма. В схеме СВЧ синтезатора частот, выбранного в качестве прототипа, не предусмотрена возможность быстрого изменения частоты входного СВЧ сигнала, а следовательно, такая схема не позволяет осуществить устойчивую фазовую синхронизацию при перестройке частоты входного СВЧ сигнала.

Описанные выше режимы неустойчивой работы системы ФАПЧ в известном СВЧ синтезаторе частот, выбранном в качестве прототипа изобретения, были экспериментально проверены и подтверждены.

На основе предлагаемого изобретения разработаны и экспериментально опробованы образцы СВЧ синтезаторов частот, которые подтвердили устойчивую работу с быстрым временем восстановления частотно-фазовой синхронизации в различных режимах работы СВЧ синтезаторов частот - менее 100 мкс.

Источники информации

1. Манасевич В. Синтезаторы частот. Теория и проектирование. - М.: Связь, 1979 г.

2. Рыжков А.В., Попов В.Н. Синтезаторы частот в технике радиосвязи. - М.: Радио и связь, 1991 г., с. 110-113.

СВЧ синтезатор частот, содержащий СВЧ генератор, управляемый напряжением (ГУН), выход которого соединен с входом направленного ответвителя, первый выход которого является выходом СВЧ синтезатора частот, а второй выход направленного ответвителя соединен с первым входом СВЧ смесителя, второй вход СВЧ смесителя соединен с выходом источника входного СВЧ сигнала, выход СВЧ смесителя соединен с входом первого делителя частоты с переменным коэффициентом деления, выход которого соединен с первым входом частотно-фазового детектора, второй вход частотно-фазового детектора соединен с выходом второго делителя частоты с переменным коэффициентом деления, вход которого соединен с выходом источника опорного сигнала, а между частотно-фазовым детектором и СВЧ ГУН включен фильтр нижних частот, отличающийся тем, что СВЧ синтезатор частот дополнительно содержит фазовый компаратор, ждущий мультивибратор, два диода и операционный усилитель, при этом первый и второй выходы частотно-фазового детектора соединены соответственно с первым и вторым входами операционного усилителя, выход которого соединен с входом СВЧ ГУН, а фильтр нижних частот включен между первым входом операционного усилителя и его выходом, первый вход фазового компаратора соединен с выходом первого делителя частоты с переменным коэффициентом деления и первым входом частотно-фазового детектора, второй вход фазового компаратора соединен с выходом второго делителя частоты с переменным коэффициентом деления и со вторым входом частотно-фазового детектора, выход фазового компаратора соединен с входом ждущего мультивибратора, первый выход ждущего мультивибратора соединен через первый диод с первым выходом частотно-фазового детектора и с первым входом операционного усилителя, второй выход ждущего мультивибратора соединен через второй диод со вторым выходом частотно-фазового детектора и со вторым входом операционного усилителя, причем первый и второй диоды включены встречно друг другу, при этом СВЧ ГУН, направленный ответвитель, СВЧ смеситель, первый делитель частоты, частотно-фазовый детектор, операционный усилитель и фильтр нижних частот образуют петлю фазовой автоподстройки частоты (ФАПЧ) при условии: Т M -τ м >τ ФАПЧ, где Т М - период колебаний ждущего мультивибратора, τ м - длительность импульса ждущего мультивибратора, τ ФАПЧ - время установления синхронизации в петле фазовой автоподстройки частоты.

Похожие патенты:

Изобретение относится к технике связи. Технический результат заключается в комплексном улучшении основных параметров системы синхронизации, а именно: в повышении помехоустойчивости, в улучшении фильтрующих свойств системы, в расширении полос захвата и удержании синхронного режима работы, в уменьшении времени вхождения в синхронный режим работы, в обеспечении нулевой статической ошибки по фазе и в обеспечении корректной работы устройства в условиях наличия изменений и флуктуаций амплитуды входного сигнала или изменений коэффициента передачи фазовых детекторов.

Изобретение относится к частотной селекции и фильтрации радиосигналов. Технический результат заключается в обеспечении адаптации устройств селекции радиосигналов к помеховой обстановке, а также возможности управления их энергопотреблением.

Синтезатор частот с коммутируемыми трактами приведения частоты относится к радиотехнике и может быть использован для формирования сетки стабильных частот с равномерным шагом в приемных устройствах с повышенной помехозащищенностью, а также в приемопередающих устройствах с быстрой перестройкой рабочих частот.

Предлагаемый способ относится к технике связи и к режимам работы блоков синхронизации (БС), содержащим управляемые генераторы (УГ), точнее, к способам формирования высокостабильного выходного сигнала УГ БС в режиме удержания.

Изобретение относится к электронной технике, а именно к синтезаторам сетки частот (ССЧ) на базе контура импульсной фазовой автоподстройки частоты (ФАПЧ) с компенсацией помех дробности, и может применяться при использовании схем, основанных на амплитудно- или широтно-импульсной модуляции тока компенсации.

Изобретение относится к области радиотехники и автоматики, к системам автоматической подстройки частоты излучения газовых лазеров непрерывного действия с улучшенными стабилизационными характеристиками и может быть использовано в космической технологии, в частности, для измерения «фиолетового смещения» частоты лазерного излучения в гравитационном поле Земли.

Изобретение относится к электронно-вычислительной технике и радиотехнике. Технический результат заключается в повышении быстродействия и возможности формирования многочастотных частотно-модулированных сигналов. Цифровой вычислительный синтезатор частотно-модулированных сигналов содержит: эталонный генератор, блок формирования и задержки, три регистра памяти, четыре цифровых накопителя, делитель с переменным коэффициентом деления, два функциональных преобразователя код x - sin x, два инверсных фильтра sin х/х, коммутатор, два цифроаналоговых преобразователя. Цифровыми входами ЦВС ЧM сигналов являются входы первого, второго и третьего регистров памяти, а его аналоговыми выходами являются выходы первого и второго ЦАП. 2 ил.

Изобретение относится к области радиотехники. Tехнический результат - расширение полосы захвата путем изменения симметричной формы дискриминационной характеристики знакового логического фазового дискриминатора в асимметричную, а при увеличении зоны положительного или отрицательного знака дискриминационной характеристики увеличивается соответствующая односторонняя полоса захвата для начальных частотных расстроек соответствующего знака. Способ увеличения полосы захвата системы фазовой автоподстройки частоты с упомянутым дискриминатором характеризуется тем, что определяют знак разности входного и вырабатываемого управляемым генератором выходного колебаний, формируют управляющие напряжения, имеющие знак, соответствующий знаку разности фаз, которые объединяют в единый сигнал, которым управляют частотой управляемого генератора. 2 н.п. ф-лы, 7 ил.

Способ фазовой автоподстройки позволяет осуществлять синхронизацию от однофазного исходного сигнала с помехами. Технический результат заключается в улучшении практического быстродействия синхронизации до одного-двух периодов сигнала синхронизируемой частоты, фильтрации помех в формируемых сигналах синхронизированной фазы и частоты. В состав системы входят блоки фазовой фильтрации первого порядка, полосно-заграждающего фильтра второго порядка, фильтрации низкой частоты первого порядка, блока интегрирования, блока умножения, блока вычисления коэффициентов цифровых фильтров, четырехквадрантного арктангенса. Применение дискретных методов для физической реализации способа с привлечением микропроцессорных средств позволяет осуществить операции сравнения и вычисления нелинейных функций с приемлемыми точностью и вычислительными ресурсами. Фильтры реализуются с переменными коэффициентами, имеют первый и второй порядок. Благодаря относительно небольшой чувствительности фазового фильтра к изменению частоты возможно быстрое выделение опорной фазы из исходного сигнала. Применение дискретного интегратора с обратной связью по коэффициенту интегрирования позволяет осуществлять быстрый выход сигнала синхронизированной частоты на установившийся режим. Применение дискретного фильтра с изменяемыми коэффициентами и учета перехода фазы через граничные значения позволяет эффективно осуществлять фильтрацию синхронизированной фазы без ее смещения относительно фазы основной гармоники исходного сигнала. Данный способ позволяет строить на его основе системы управления по гармоническим составляющим в одно- и многофазных системах и симметричным составляющим в многофазных системах. Основное применение данного способа в управлении преобразовательной техникой, также возможно его использование для быстрой синхронизации в средствах связи и иных приложениях с требованиями высокого быстродействия по настройке на основную частоту и выделения опорной фазы. 1 ил.

Изобретение относится к области радиотехники и может быть использовано при организации систем связи с увеличенным количеством каналов, а также в измерительной технике, где требуется перестройка частоты с малым шагом. В основу изобретения поставлена задача получения микроволновых колебаний с малым шагом сетки частот, низким уровнем фазовых шумов и малым временем перестройки частоты. Для этого частоту опорного генератора, задающую частоту сравнения в фазовом детекторе синтезатора косвенного типа, выбирают в полосе ультракоротких волн. При этом частоту высокостабильного опорного генератора предварительно сдвигают на некоторую небольшую величину, задающую малый шаг сетки частот. Для чего сигнал опорного генератора подают на радиочастотный вход квадратурного модулятора, модулируемого низкочастотными квадратурными сигналами одинаковой частоты и амплитуды, но со сдвигом фаз 90°. Тогда частота сравнения отлична от частоты опорного генератора на значение частоты этих низкочастотных сигналов. Трансформированный по частоте сигнал с выхода квадратурного модулятора подают на первый вход частотно-фазового детектора. Частоту микроволнового генератора управляемого напряжением делят делителем с переменным коэффициентом, и подают на второй вход частотно-фазового детектора. С помощью фильтра нижних частот подавляют продукты сравнения переменного тока, а сигнал постоянного тока подают на вход микроволнового генератора управляемого напряжением. Такой способ позволяет формировать микроволновые колебания с шагом в единицы килогерц, при этом не повышая времени перестройки синтезатора, не повышая уровня фазовых шумов и сохраняя стабильность частоты синтезатора, определяемую стабильностью частоты опорного генератора, которая, например, достигает 10-7-10-8.

Изобретение относится к радиоэлектронике, в частности к синтезаторам частот на основе петли фазовой автоподстройки частоты (ФАПЧ). Технический результат заключается в снижении уровня фазовых шумов и побочных дискретных составляющих в спектре выходного сигнала, что в свою очередь повышает качество выходного сигнала, при сохранении высокого разрешения по частоте и широкой полосы перестройки. Синтезатор частот содержит соединенные последовательно умножитель частоты входного сигнала, делитель с фиксированным коэффициентом деления, первую микросхему прямого цифрового синтеза, фазочастотный детектор, первый фильтр низких частот, генератор, управляемый напряжением, контур отрицательной обратной связи, включающий в себя соединенные последовательно смеситель, один из входов которого соединен с выходом генератора, управляемого напряжением, а второй вход соединен с выходом умножителя частоты входного сигнала, второй фильтр низких частот и вторую микросхему прямого цифрового синтеза, выход которой соединен с входом фазочастотного детектора, и управляющее устройство, выходы которого соединены с входами первой и второй микросхем прямого цифрового синтеза. Изобретение обеспечивает снижение уровня фазовых шумов и дискретных составляющих в спектре выходного сигнала, что, в свою очередь, повышает качество выходного сигнала, при сохранении высокого разрешения по частоте и широкой полосы перестройки. 1 ил.

Изобретение относится к радиотехнике. Технический результат изобретения заключается в повышении быстродействия и возможности работы с опорным сигналом любой скважности, период которого кратен периоду тактов, а также возможность подстройки частоты тактов по фронтам принимаемых данных. Способ подстройки частоты, в котором на время действия импульсов на выходах фазового детектора (ФД) формируют сигналы положительной и отрицательной полярности соответственно, которые затем суммируют, фильтруют и полученным сигналом управляют частотой генератора, фронт импульса на первом выходе по фронту опорного сигнала, а его срез - по любому переключению тактов. Если фронт опорного сигнала появится позже фронта тактов, то также формируют сигнал на втором выходе ФД с длительностью паузы тактов. ФД содержит три элемента 2-И, три D-триггера и логическую схему конъюнкции 3-х сигналов. 2 н. и 7 з.п. ф-лы, 11 ил.

Изобретение относится к радиолокации и гидролокации. Технический результат – обеспечение подавления боковых лепестков для кода P3 нечетной длины. Для этого устройство подавления боковых лепестков при импульсном сжатии многофазных кодов Р3 содержит соединенные по входу модифицированный фильтр Woo для кода Р3 нечетной длины N и формирователь цифрового корректирующего сигнала из последовательно соединенных преобразователя кода в комплексно сопряженный код и цифрового фильтра с конечной импульсной характеристикой КИХ-фильтра порядка N+1 с (N+2) коэффициентами -1,1, 0,…0, -1,1, выходом соединенного с первым входом сумматора, линию задержки на длительность одного кодового элемента и двухвходовый вычитатель, где выход фильтра Woo подключен к входу линии задержки и к первому входу вычитателя, выходом соединенного со вторым входом сумматора, а второй вход вычитателя подключен к выходу линии задержки, первый коэффициент импульсной характеристики модифицированного фильтра Woo равен 1 - exp(iπ/N), где, а (N+2)-мерный вектор коэффициентов фильтра формирователя цифрового корректирующего сигнала соответственно равен -1,1, 0,0,…0, -1,1. 2 ил.

Предлагаемые устройства относятся к радиолокационным и гидролокационным системам с импульсным сжатием многофазных кодов. Технический результат заключается в повышении качества сжатия сигналов, производится подавление боковых лепестков, возникающих в процессе сжатия, при котором обеспечивается увеличение числа многофазных кодов длины N, для всех значений временных сдвигов (отсчетов), исключая двух ±N, в которых относительный уровень боковых лепестков находится в диапазоне от -20 lgN -6 до -20 lgN -8 dB за счет использования симметрично усеченных кодов, образованных последовательным удалением равного числа первых и последних символов кодов большей длины. При этом ширина главного лепестка на уровне -6 dB равна 2τ, на уровне PSL лежит в диапазоне 3÷4τ, а потери сигнал/шум на выходе устройства составляют -1.7 dB. Устройство подавления боковых лепестков при импульсном сжатии симметрично усеченных многофазных кодов длины N содержит соединенные по входу первый цифровой фильтр с КИХ порядка N-1 и формирователь цифрового корректирующего сигнала, состоящий из последовательно соединенных преобразователя кода в комплексно сопряженный код и второго цифрового фильтра с конечной импульсной характеристикой порядка N+1, выход которого соединен с первым входом сумматора, а выход первого цифрового фильтра подключен к линии задержки на длительность одного кодового элемента и к первому входу вычитателя, второй вход которого соединен с выходом линии задержки, а выход подключен ко второму входу сумматора. 3 н.п. ф-лы, 4 ил.

Группа изобретений относится к запоминающим устройствам и может быть использована для управления синхронизацией для записи в запоминающие устройства в несогласованной архитектуре. Техническим результатом является компенсация изменений задержки реальной сети распределения тактового сигнала. Устройство содержит схему приемника и схему кольцевого генератора. Схема приемника включает в себя путь передачи данных и сеть распределения тактового сигнала в несогласованной конфигурации. Схема кольцевого генератора включает в себя реплику сети распределения тактового сигнала, согласованную с реальной сетью распределения тактового сигнала. 3 н. и 17 з.п. ф-лы, 10 ил.

Генератор шкалы времени относится к устройствам синхронизации сигналов по частоте, сдвигу фазы и шкале времени. Техническим результатом является повышение точности синхронизации шкалы времени. Генератор шкалы времени содержит: блок приема шкалы времени, внутренний генератор квантовой последовательности, делитель, блок передачи шкалы времени, формирователь защитного интервала, временной селектор, блок переключаемых линий задержки, блок компараторов, генератор линейно-изменяющегося напряжения. 5 ил., 1 табл.

Изобретение относится к радиотехнике и может быть использовано в приемопередающих устройствах СВЧ диапазона частот. Техническим результатом является повышение устойчивой работы при перестройке частоты входного СВЧ сигнала. СВЧ синтезатор частот содержит СВЧ генератор, управляемый напряжением, направленный ответвитель, СВЧ смеситель, источник входного СВЧ сигнала, первый делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор, второй делитель частоты с переменным коэффициентом деления, источник опорного сигнала, фильтр нижних частот, фазовый компаратор, ждущий мультивибратор, два диода и операционный усилитель. 4 ил.

При разработке и налаживании СВЧ устройств у радиолюбителей часто возникают сложности, связанные с отсутствием измерительной аппаратуры нужного диапазона частот. Предлагаемый синтезатор частоты можно изготовить в любительских условиях. Он работает в диапазоне 1900...2275 МГц. Значение частоты выбирают из нескольких возможных с помощью переключателя.

На относительно низких частотах (до 100... 150 МГц) проблему стабилизации частоты генератора решают применением кварцевых резонаторов, на более высоких (400 МГц) - с помощью резонаторов на поверхностно-акустических волнах (ПАВ-резонаторов), на СВЧ используют диэлектрические резонаторы из высококачественной керамики и другие высокодобротные резонаторы. Стабилизация с помощью пассивных компонентов имеет свои достоинства - простоту и сравнительную дешевизну реализации. Ее главный недостаток состоит в невозможности существенного изменения частоты генерируемого сигнала без смены частотозадающего элемента.

Получившие широкое распространение интегральные синтезаторы частоты позволяют реализовать быструю электронную перестройку генератора (в том числе СВЧ), поддерживая при этом высокую стабильность частоты. Синтезаторы бывают прямого и косвенного типов.

Достоинствами прямого синтеза считают высокую скорость смены частоты и перестройку с малым шагом. Однако из-за присутствия в синтезированном сигнале большого числа спектральных компонент, возникших в результате многочисленных нелинейных преобразований, в СВЧ аппаратуре устройства прямого синтеза применяют редко.

Для синтеза СВЧ чаще применяют синтезаторы косвенного типа с фазовой автоподстройкой частоты (ФАПЧ). Принцип функционирования ФАПЧ, а также методика расчета фильтра обратной связи широко и неоднократно рассмотрены в литературе, например, в . Существует несколько бесплатно распространяемых программ, позволяющих рассчитать оптимальные параметры фильтров обратной связи, их можно найти в Интернете на сайте или .

Интегральные синтезаторы с ФАПЧ бывают двух типов: программируемые (значения частоты задают внешними командами) и непрограммируемые (фиксированные коэффициенты умножения и деления образцовой частоты изменить невозможно).

К недостаткам непрограммируемых интегральных синтезаторов, например, МС12179, следует отнести необходимость применения кварцевого резонатора с точно заданной частотой, что не всегда возможно. Программируемые синтезаторы, например, UMA1020M, лишены этого недостатка. При наличии управляющего микроконтроллера настроить такой синтезатор на заданную частоту технически несложно. Необходимые для совместной работы с микросхемой-синтезатором автогенераторы СВЧ с электронной перестройкой частоты доступны потребителю в виде функционально законченных модулей, выполненных по гибридной технологии .

Схема лабораторного синтезатора частоты, предназначенного для проверки и регулировки настройки аппаратуры диапазона 2 ГГц, показана на рис, 1. Его основа - микросхема UMA-1020М (DA3), техническую документацию на которую можно найти на Интернет-сайте ее производителя по адресу .

В синтезаторе имеются также управлявмый напряжением генератор (ГУН) DA1, кварцевый генератор образцовой частоты 10 МГц DA2 и микроконтроллер DD1. СВЧ сигнал с выхода ГУН поступает на выход синтезатора (разъем XW1) и на вход главного программируемого делителя частоты микросхемы DA3. Сигнал образцовой частоты с выхода генератоpa DA2 поступает на вспомогательный программируемый делитель частоты, также входящий в состав микросхемы DA3.

Коэффициенты деления частоты главным и вспомогательным делителями задает микроконтроллер DD1 (Z86E0208PSC), посылая по трехпроводной информационной шине (выводы 11-13 DA3) соответствующие команды. Исходный текст управляющей программы приведен в табл. 1. Внутренней памяти микроконтроллера достаточно для хранения данных о семи различных значениях частоты. Одно из значений частоты или режим, в котором сигнал на выходе отсутствует, выбирают перемычками S1-S3 согласно табл. 2. Установленный режим вступает в силу в момент включения питания прибора, после чего никакие манипуляции с выключателями на его работу не влияют до нового включения. Светодиод HL1 должен погаснуть через 1 с после включения питания. О программировании микроконтроллеров фирмы Zilog можно прочитать в .

Синтезатор собран на печатной плате, внешний вид которой показан на рис. 2. Применены резисторы и конденсаторы для поверхностного монтажа.

Литература

1. Стариков О. Метод ФАПЧ и принципы синтезирования высокочастотных сигналов. - Chip News, 2001, № 6.
2. VCO Designer"s Handbook 2001. VCO/HB-01. - Mini-Circuits.
3. Глвдштейн M. А. Микроконтроллеры семействаZ86 фирмы Zilog. Руководство программиста. - М.: ДОДЭКА, 1999, 96 с.

Кроме синтезатора СВЧ, микросхема UMA1020M содержит еще один, работающий в диапазоне частот 20..300 МГц, В описанной конструкции 6н не использован.