Sintetizzatore di frequenza UHF gamma mm. Sintetizzatore da laboratorio a microonde. Schema, descrizione. Comunicazioni satellitari e cellulari, infrastrutture dati wireless: requisiti per i componenti

La creazione di moderne strutture di comunicazione è impossibile senza l'uso di sintetizzatori di frequenza di alta qualità, che determinano in gran parte i parametri tecnici del sistema radio. L'articolo discute sintetizzatori di frequenza a banda larga ad alte prestazioni, e produzione dell'azienda Maxim integrato, che consentono di generare un segnale di riferimento nell'intervallo 0,25 ... 10 GHz. Il loro basso costo e le eccellenti prestazioni di rumore di fase li rendono adatti a un'ampia gamma di applicazioni, dai sistemi radio personali alla strumentazione di alta qualità.

L'umanità utilizza sempre più attivamente la parte a radiofrequenza dello spettro delle onde elettromagnetiche, in particolare la gamma di onde ultracorte con una frequenza di 0,30 ... 30 GHz. Questa vasta gamma oggi è già abbastanza densamente riempita con una varietà di sistemi di comunicazione radio con canali per la trasmissione di dati digitali ed è impigliata nell'infrastruttura di rete di scala locale e globale. L'emergere di nuovi sistemi e standard per le comunicazioni wireless, le comunicazioni satellitari e i sistemi di navigazione stanno parallelamente ai progressi nelle tecnologie di produzione dei semiconduttori e stanno guidando rapidi progressi nelle capacità di comunicazione.

Comunicazioni satellitari e cellulari, infrastrutture dati wireless: requisiti per i componenti

Una delle sfide di progettazione fondamentali per qualsiasi apparecchiatura RF è garantire un'elevata precisione e stabilità della frequenza portante, comprese l'ampiezza e la fase. Questo problema viene risolto oggi, di regola, con l'uso di sintetizzatori di frequenza specializzati. Un'opzione comune in questo caso è un chip sintetizzatore con un anello ad aggancio di fase (PLL), che utilizza un oscillatore a cristallo esterno della frequenza di riferimento insieme a divisori incorporati per il riferimento e la frequenza di uscita generata, un circuito di confronto nella forma di un discriminatore di frequenza di fase (rivelatore). Il segnale di discrepanza è generato da uno stadio di uscita separato (pompa di carica) ed è alimentato attraverso un filtro esterno (loop) a un oscillatore controllato in tensione (VCO), che può essere integrato o esterno.

I coefficienti programmabili per le modalità N intero e N frazionario, nonché la selezione della frequenza di riferimento appropriata, forniscono una gamma estesa di frequenze di uscita e consentono di variare parametri del processo di sintesi di frequenza come la velocità e il passo di commutazione di frequenza , il livello del rumore di fase.

I sintetizzatori a N frazionario sono apparsi in gran parte come una soluzione al problema dell'aumento della velocità di commutazione della frequenza, della riduzione del rumore di fase vicino alla frequenza della portante e della riduzione del livello di componenti spuri nei sistemi di comunicazione GSM e GPRS.

Sintetizzatori MAX2870, MAX2871, MAX2880. Caratteristiche, vantaggi, consigli per l'uso

Nella gamma di modelli di componenti a semiconduttore dell'azienda Maxim Integrated oggi ci sono tre microcircuiti di sintetizzatori di frequenza a banda ultra larga con anello ad aggancio di fase (PLL). Tutti utilizzano un meccanismo di sintesi basato su PLL auto-oscillanti. La frequenza di uscita è controllata dal VCO e stabilizzata da un oscillatore di riferimento a bassa frequenza.

Tabella 1. Sintetizzatori di frequenza Maxim Itegrated con PLL

Nome	Modalità sintesi	Tensione di alimentazione, V	Gamma di frequenza, MHz		Fuori. potenza, dBm	diff. esce	Livello di rumore, dBc / Hz	Instabilità cfr. quadrato	Caso / Lead	Temperatura di lavoro, ° C
			min.	massimo
MAX2870	Frazionario/Intero	3,0…3,6	23,5	6000	-4…5	2	-226,4	0,25	TQFN / 32	-40…85
MAX2871	Frazionario/Intero	3,0…3,6	23,5	6000	-4…5	2	-229	0,2	TQFN / 32	-40…85
MAX2880	Frazionario/Intero	2,8…3,6	250	12400	Non	Non	-229	0,14	TQFN / 20 TSSOP / 16	-40…85

Le applicazioni per i sintetizzatori di frequenza Maxim Integrated includono apparecchiature di telecomunicazione, apparecchiature di comunicazione wireless, sistemi di misurazione, generatori di clock in dispositivi RF e convertitori analogico-digitale.

Sintetizzatore MAX2870

Il MAX2870 a banda ultralarga e ad aggancio di fase con VCO integrato è in grado di eseguire modalità di sintesi sia intera che frazionata. Combinato con un generatore di riferimento esterno e un filtro esterno MAX2870 permette di creare circuiti altamente efficienti e a basso rumore nella gamma di 23,5 MHz ... 6 GHz.

La generazione di frequenza nella gamma estesa è fornita da diversi VCO integrati e divisori di uscita con rapporti di 1 ... 28. Sono presenti due uscite differenziali indipendenti impostabili via software in grado di fornire una potenza di uscita di -4 ... 5 dBm. Entrambe le uscite possono essere disabilitate via software o hardware.

Il MAX2870 è controllato tramite un'interfaccia seriale a 3 fili. Il microcircuito è disponibile in un contenitore QFN miniaturizzato a 32 pin. È in grado di funzionare nell'intervallo di temperatura di -40 ... 85 ° C.

Uno schema funzionale del MAX2870 è mostrato in Figura 1. Gli elementi principali del dispositivo sono il blocco SPI AND REGISTERS, diversi contatori e divisori, diversi VCO e multiplexer. Quattro segnali di uscita (RFOUTx_x) vengono prelevati tramite interruttori da due amplificatori differenziali. C'è un blocco CHARGE PUMP e un ingresso TUNE per la sintonizzazione della frequenza sintetizzata.

Per controllare il MAX 2870, ci sono cinque registri a 32 bit per la scrittura dei dati e un registro per la lettura. I 29 bit più significativi (MSB) sono per i dati e i 3 bit più significativi (LSB) definiscono l'indirizzo del registro. I dati nei registri vengono caricati tramite l'interfaccia SPI seriale, vengono trasmessi prima 29 bit di MSB. I registri programmabili hanno indirizzi 0x05, 0x04, 0x03, 0x02, 0x01 e 0x00.

La Figura 2 è un diagramma temporale del processo di scrittura SPI. Dopo l'accensione, tutti i registri devono essere programmati due volte con una pausa minima di 20 ms tra le scritture. La prima voce consente di assicurarsi che il dispositivo sia acceso e la seconda avvia il VCO.

Il MAX2870 può entrare in modalità ibernazione impostando SHDN = 1 (registro 2, bit 5) o impostando il pin CE basso. Dopo essere usciti dalla modalità di ibernazione, sono necessari almeno 20 ms affinché i condensatori esterni si carichino prima di programmare la frequenza VCO.

La frequenza di riferimento in ingresso passa attraverso l'ingresso RF_IN al buffer invertente e poi attraverso il moltiplicatore e multiplexer x2 opzionale al divisore R COUNTER, quindi attraverso il divisore e multiplexer opzionale raggiunge il rivelatore di fase e il multiplexer di uscita.

Quando il moltiplicatore x2 è abilitato (DBR = 1), la frequenza di riferimento massima è limitata a 100 MHz. Quando il moltiplicatore è disabilitato, la frequenza di ingresso di riferimento è limitata a 200 MHz. La frequenza di riferimento minima è 10 MHz. Il rapporto di divisione minimo R è 1 e il massimo è 1023.

La frequenza del rilevatore di fase è determinata come segue:

dove fREF è la frequenza del segnale di riferimento in ingresso. DBR (registro 2, bit 25) imposta la modalità di raddoppio della frequenza di ingresso fREF. RDIV2 (registro 2, bit 24) imposta la modalità di divisione di fREF a 2. R (registro 2, bit 23:14) rappresenta il valore di un contatore programmabile a 10 bit (da 1 a 1023). Il valore fPFD massimo è 50 MHz per la modalità Frac-N e 105 MHz per la modalità Int-N. Il divisore R può essere azzerato quando RST (registro 2, bit 3) è 1.

I valori di frequenza VCO (fVCO), N, F e M possono essere determinati in base alla frequenza di uscita del canale A desiderata (fRFOUTA) come segue. Il divisore DIVA può essere impostato in base ai valori di fRFOUTA dalla tabella dei valori DIVA (registro 4, bit 22 ... 20).

Se FB = 1, (DIVA è esclusa dalla retroazione PLL):

Se FB = 0, (DIVA in retroazione PLL) e DIVA ≤ 16:

Se FB = 0, (DIVA in feedback PLL) e DIVA > 16:

Qui N è il valore del contatore a 16 bit N (16 ... 65535) programmato tramite il registro 0, bit 30 ... 15. M - valore del modulo frazionario (2 ... 4095), programmato tramite i bit 14 ... 3 del registro 1. F - valore della divisione frazionaria, programmato tramite i bit 14 ... 3 del registro 0.

In modalità frazionaria (Frac-N), il minimo N è 19 e il massimo è 4091. Il contatore N viene azzerato quando RST è 1 (registro 2, bit 3). DIVA - impostazione della divisione dell'uscita RF (0 ... 7), programmata tramite i bit 22 ... 20 del registro 4. Il fattore di divisione è impostato come 2DIVA.

La frequenza di uscita del canale B (fRFOUTB) è determinata come segue:

Se BDIV = 0 (registro 4, bit 9),

Se BDIV = 1,

Modalità Int-N / Frac-N

La modalità di divisione intera (Int-N) viene selezionata impostando il bit INT = 1 (registro 0, bit 31). Quando si opera in questa modalità, è necessario impostare anche il bit LDF (registro 2, bit 8) per abilitare la funzione di determinazione della temporizzazione (blocco di frequenza) in modalità Intero-N.

La modalità di divisione frazionaria (Frac-N) viene selezionata impostando il bit INT = 0 (registro 0, bit 31). Inoltre, impostare il bit LDF = 0 (registro 2, bit 8) per la modalità di temporizzazione Frac-N.

Se il dispositivo rimane in modalità Frac-N con una divisione frazionaria di F = 0, può verificarsi un rumore impulsivo indesiderato. Per evitare ciò, è possibile abilitare il passaggio automatico alla modalità N intero quando F = 0 impostando il bit F01 = 1 (registro 5, bit 24).

Rilevatore di fase e generazione di tensione di controllo (pompa di carica)

La corrente di carica generata da Charge Pump per il condensatore esterno è determinata dal valore del resistore collegato tra il pin RSET e il filo comune e il valore del bit CP (registro 2, bit 12 ... 9) come segue:

Per migliorare la stabilità in modalità Frac-N, impostare il bit di linearità CPL = 1 (registro 1, bit 30, 29). Per la modalità Int-N, impostare CPL = 0. Per ridurre il rumore in modalità Int-N, impostare il bit CPOC = 1 (registro 1, bit 31) per evitare perdite di corrente nel filtro del circuito. Per la modalità Frac-N, impostare CPOC = 0.

L'uscita CP_OUT può essere impostata su uno stato di alta impedenza quando TRI = 1 (registro 2, bit 4). Quando TRI = 0, questa uscita è in stato normale. La polarità del segnale del rilevatore di fase può essere invertita per un filtro ad anello invertente attivo. Per un filtro non invertente, impostare PDP = 1 (registro 2, bit 6). Per il filtro invertente impostare PDP = 0.

Uscite MUX_OUT e LD (Lock Detect)

MUX_OUT è un'uscita di test multiuso per il monitoraggio di varie operazioni interne del MAX2870. MUX_OUT può essere configurato anche per l'uscita dati seriale. I bit MUX (registro 2, bit 28 ... 26) consentono di selezionare il tipo di segnale su MUX_OUT.

Il segnale di rilevamento del blocco può essere monitorato tramite l'uscita LD impostando i bit LD (registro 5, bit 23 ... 22). Per il rilevamento del tempo digitale, impostare LD = 01. Il rilevamento del tempo digitale dipende dalla modalità di sintesi. In modalità Frac-N, impostare LDF = 0 e in modalità Int-N, impostare LDF = 1. È inoltre possibile impostare la precisione della temporizzazione digitale in base alle tabelle.

Il rilevamento della temporizzazione analogica può essere utilizzato con LD = 10. In questa modalità, LD utilizza un'uscita a collettore aperto che richiede un resistore di pull-up esterno.

L'accuratezza dell'output della determinazione del tempo dipende da molti fattori. L'output potrebbe non essere valido durante il processo di selezione automatica del VCO. Al termine di questo processo, l'uscita è ancora inaffidabile fino a quando non viene stabilita la tensione di sintonia. Il tempo di assestamento VTUNE dipende dalla larghezza di banda del filtro loop e può essere calcolato utilizzando lo strumento software EE-Simulation.

Modalità di blocco rapido

Il MAX2870 ha una modalità Fast-Lock. In questa modalità CP = 0000 (registro 2, bit 12 ... 9) e un divisore di due resistori con un rapporto di 1/3 dei valori nominali è collegato all'uscita SW. Un resistore più grande è collegato tra l'uscita e il terminale di alimentazione comune e un resistore più piccolo è collegato tra il terminale SW e il condensatore del filtro. Quando CDM = 01 (registro 3, bit 16 ... 15), la sincronizzazione rapida inizia al termine del processo di selezione automatica VCO (VAS).

Durante la sincronizzazione accelerata, la corrente di carica della pompa di carica aumenta al valore determinato da CP = 1111 e il rapporto tra i resistori che smistano il filtro di anello diventa 1/4 a causa dello stato di alta impedenza dell'uscita SW. Fast-Lock viene disattivato al termine di un timeout definibile dall'utente. Questo timeout è:

Qui M è il fattore regolabile e CDIV è l'impostazione del divisore. Il progettista dovrebbe determinare le impostazioni CDIV in base alla costante di tempo del filtro di feedback.

Uscite RFOUTA ± e RFOUTB ±

Il circuito integrato ha due uscite RF differenziali a collettore aperto che richiedono il collegamento di resistori esterni da 50 ohm a ciascuna delle uscite.

Ogni uscita può essere abilitata e disabilitata indipendentemente impostando i bit RFA_EN (registro 4, bit 5) e RFB_EN (registro 4, bit 8). Entrambe le uscite possono essere monitorate anche tramite il pin RFOUT_EN.

La potenza di uscita di ciascuna uscita è configurabile individualmente tramite APWR (registro 4, bit 4, 3) per RFOUTA e BPWR (registro 4, bit 7 ... 6) per RFOUTB. È possibile regolare la potenza dell'uscita differenziale nell'intervallo -4 ... 5 dBm, con un passo di 3 dB quando si opera con un carico di 50 Ohm. La regolazione è possibile nella stessa gamma anche per l'uscita single-ended con alimentazione tramite un'induttanza RF. Sono necessari diversi elementi di carico per un livello di uscita ottimale sull'intera gamma di frequenze. Se si utilizza un'uscita sbilanciata, l'uscita non utilizzata deve essere collegata ad un carico appropriato (Tabella 2).

Tabella 2. Scopo dei terminali MAX2870

Conclusione	Nome	Funzione
1	CLK	Linea di sincronizzazione (ingresso)
2	DATI	Dati seriali (input)
3	LE
4	CE	Selezione chip - Bassa
5	SW	Commutazione veloce. Collega il filtro di feedback in modalità PLL
6	VCC_CP
7	CP_OUT	Uscita pompa di carica
8	GND_CP	Conclusione generale per il generatore della pompa di carica
9	GND_PLL	Uscita PLL generale
10	VCC_PLL	Alimentazione PLL
11	GND_RF	Uscita generale dei circuiti RF. Si collega al bus di terra della scheda madre
12	RFOUTA_P	Uscita RF positiva a collettore aperto A. Si collega all'alimentazione tramite induttanza RF o carico di 50 ohm
13	RFOUTA_N	Uscita RF negativa a collettore aperto A. Si collega all'alimentazione tramite induttanza RF o carico di 50 ohm
14	RFOUTB_P	Uscita RF positiva a collettore aperto B. Si collega all'alimentazione tramite induttanza RF o carico di 50 ohm
15	RFOUTB_N	Uscita RF negativa a collettore aperto B. Si collega all'alimentazione tramite induttanza RF o carico di 50 ohm
16	VCC_RF
17	VCC_VCO	Alimentazione VCO
18	GND_VCO	Conclusione generale del VCO. Si collega al bus comune della scheda madre
19	RUMORE_FILT	Pin di disaccoppiamento del rumore del VCO. Si collega tramite 1 μF al bus di terra della scheda madre
20	SINTONIZZARE	Ingresso di controllo VCO. Si collega a un filtro esterno
21	GND_TUNE	Uscita comune dell'ingresso di controllo VCO. Si collega al bus di terra della scheda madre
22	RSET	Ingresso per l'impostazione dell'intervallo di corrente in ingresso della pompa di carica
23	BIAS_FILT	Disaccoppiamento acustico del VCO. Collegato tramite 1 μF al pin comune
24	REG	Correzione della tensione di riferimento. Collegato tramite 1 μF al pin comune
25	LD	Uscita modalità di sincronizzazione. Alto livello in modalità di sincronizzazione, basso livello - se non c'è sincronizzazione.
26	RFOUT_EN	Attiva l'uscita RF. Le uscite RF sono disabilitate quando sono basse
27	GND_DIG	Pin comune per circuiti digitali. Si collega al bus di terra della scheda madre
28	VCC_DIG	Alimentatore per circuiti digitali
29	REF_IN	Ingresso di riferimento di frequenza
30	MUX_OUT	Uscita multiplexer e uscita dati seriale
31	GND_SD
32	VCC_SD
–	EP	Zona dissipatore di calore. Si collega al bus di alimentazione comune della scheda madre

VCO

Il microcircuito contiene quattro unità VCO a 16 bande separate, che forniscono una copertura continua della gamma di frequenza 3 ... 6 GHz. Affinché il VCO funzioni, l'uscita del filtro di feedback esterno deve essere collegata all'ingresso TUNE, che controlla il funzionamento del VCO. La tensione di controllo arriva attraverso il filtro dall'uscita CP_OUT (Figura 3).

Il MAX2870 contiene un ADC a 3 bit per leggere l'intervallo di impostazione della tensione VCO. I valori ADC possono essere letti dal registro 6, bit 22 ... 20.

Ricordare che potrebbe apparire un segnale di rilevamento del blocco se la tensione di sintonizzazione VCO è al di fuori dell'intervallo appropriato.

VCO Auto automatico

La modalità di selezione automatica VCO (VAS) è abilitata quando è impostato VAS_SHDN = 0 bit (registro 3, bit 25). Se VAS_SHDN = 1, il VCO può essere impostato manualmente tramite i bit VCO (registro 3, bit 31 ... 26). Il bit RETUNE (registro 3, bit 24) viene utilizzato per abilitare/disabilitare la funzione di autoselect VCO. Se RETUNE = 1 e l'ADC rileva che la tensione di sintonizzazione VTUNE è compresa tra 000 e 111, la funzione VAS avvia l'autotuning. Se RETUNE = 0, questa funzione è disabilitata.

La frequenza di sincronizzazione fBS dovrebbe essere di 50 kHz. È impostato dai bit BS (registro 4, 19 ... 12). Il valore BS richiesto è calcolato dalla formula:

Dove fPFD è la frequenza del rilevatore di fase. Il valore BS deve essere arrotondato al numero intero più vicino. Se il valore BS calcolato è superiore a 1023, allora BS = 1023. Se fPFD è inferiore a 50 kHz, allora BS = 1. Il tempo necessario per selezionare correttamente il VCO è 10 / fBS.

Regolazione di fase

Una volta stabilita la frequenza impostata, la fase dell'uscita RF può essere modificata in modo discreto in passi P/M × 360°. La fase non può essere determinata in modo assoluto, ma può essere modificata rispetto al valore corrente.

Per modificare la fase, procedi come segue:

• impostare la frequenza impostata in uscita;
• impostare l'incremento di fase relativo al valore corrente P = M × (cambio di fase) / 360 °;
• abilitare il cambio fase impostando CDM = 10;
• ripristinare CDM impostandolo su 0.

Sintetizzatore MAX2871

Banda ultra larga MAX2871 con PLL e VCO integrato, può operare sia in modalità di sintesi di frequenza intera che frazionata. In combinazione con un generatore di riferimento esterno e un filtro ad anello, il MAX2871 trova impiego in applicazioni ad alte prestazioni e basso rumore operanti nella gamma 0,235 ... 6 GHz. Il MAX2871 include anche quattro VCO integrati e due uscite differenziali con controllo software del livello di potenza di -4 ... 5 dBm. Entrambe le uscite possono essere disabilitate via software o hardware.

Il microcircuito è disponibile in un contenitore QFN a 32 pin miniaturizzato. È completamente intercambiabile con il MAX2870. Il MAX2871 funziona in un intervallo di temperatura di -40 ... 85 ° C. Lo schema a blocchi funzionale del MAX2871 è lo stesso di quello del MAX2870 (Figura 1). Tuttavia, il MAX2871 ha funzionalità avanzate che differiscono livello ridotto rumore e include un sensore di temperatura integrato con un ADC a 7 bit con una precisione di ± 3 ° C.

Impostazione della tensione VCO

A differenza dell'ADC a 3 bit nel MAX2870, il MAX2871 utilizza un ADC a 7 bit per leggere la tensione VCO e può essere letto attraverso il registro 6, bit 22 ... 16. Per digitalizzare la tensione, è necessario effettuare le seguenti operazioni:

• impostare i bit CDIV (registro 3, bit 14 ... 3) = fPFD / 100 kHz per selezionare la frequenza di clock per l'ADC;
• impostare i bit ADCM (registro 5, bit 5 ... 3) = 100 per consentire all'ADC di leggere la tensione al pin TUNE;
• impostare ADCS (registro 5, bit 6) = 1 per avviare il processo di conversione ADC;
• attendere 100 μs fino al completamento del processo;
• leggere il valore del registro 6. Il valore dell'ADC si trova nei bit 22 ... 16;
• bit di cancellazione ADCM = 0 e ADCS = 0.

La tensione al pin TUNE può essere calcolata come segue:

VCO Auto automatico

Sono disponibili opzioni aggiuntive per il MAX2871 durante la selezione del VCO da utilizzare. Il bit VAS_TEMP (registro 3, bit 24) può essere utilizzato per selezionare il VCO ottimale in base alla temperatura ambiente per garantire la stabilità della sincronizzazione nell'intervallo -40 ... 85 ° C. Durante la selezione del VCO, i bit RFA_EN (registro 4, bit 5) e RFB_EN (registro 4, bit 8) devono essere impostati su 0 e i bit 30, 29 del registro 5 devono essere impostati su 11. L'impostazione di VAS_TEMP = 1 aumenterà il tempo necessario per impostare la frequenza di riferimento di circa 10 / fBS a 100 ms.

termometro

Per calcolare la temperatura del cristallo, il MAX2871 ha un sensore di temperatura integrato con un ADC a 7 bit, il cui stato viene letto tramite il registro 6. In questo caso, è necessario eseguire quasi la stessa sequenza di passaggi di quando regolazione della tensione VCO. L'eccezione è il secondo punto:

• impostare i bit ADCM (registro 5, bit 5 ... 3) = 001 per consentire all'ADC di leggere la temperatura.

Una temperatura approssimativa può essere ottenuta come segue:

Questa formula è più accurata quando il VCO è abilitato e a piena potenza in ROUTA.

Uscite RFOUTA ± e RFOUTB ±

Dove CDIV (registro 3, bit 14 ... 3) è il valore del divisore a 12 bit, M (registro 1, bit 14 ... 3) è il fattore variabile per il convertitore frazionario N e fPFD è la frequenza del rilevatore di fase .

Interruzione del monitoraggio PLL

Per garantire la stabilità della sincronizzazione della frequenza impostata, oltre al metodo Fast-Lock, il MAX2871 ha la riduzione dello scorrimento del ciclo, che è consentita impostando il bit CSM (registro 3, bit 18) a 1. Questa modalità fornisce il valore minimo di la corrente di pompaggio della carica di controllo all'uscita del blocco CP.

Rispetto al MAX2870, il MAX2871 ha anche capacità avanzate per la regolazione della fase del segnale di frequenza di uscita.

Sintetizzatore MAX2880

Il modello finale della linea di sintetizzatori Maxim Integrated è MAX2880 con un sistema PLL che utilizza un VCO esterno ed è in grado di operare in una gamma di frequenze ancora più ampia. Insieme a un oscillatore di riferimento esterno, VCO e filtro, il MAX2880 genera frequenze RF a basso rumore in uscita nell'intervallo 0,25 ... 12,4 GHz. Il MAX2880 utilizza un sensore di temperatura integrato. È disponibile in due versioni: un pacchetto TQFN a 20 conduttori e un pacchetto TSSOP a 16 conduttori, in grado di funzionare in un intervallo di temperatura di esercizio esteso di -40 ... 85 ° C.

Uno schema a blocchi del MAX2880 è mostrato nella Figura 4. Il principio di funzionamento e un numero di componenti sono simili a quelli utilizzati nel MAX2870 e MAX2871. Il MAX2880 include un rilevatore di fase a basso rumore (PFD) ad alta precisione e una pompa di carica del condensatore con filtro ad anello di precisione, un divisore di riferimento programmabile a 10 bit, un divisore N intero a 16 bit e un convertitore frazionario a rapporto variabile a 12 bit.

Un'interfaccia di controllo a 3 fili con cinque registri per la scrittura e uno per la lettura è simile a quella precedentemente considerata, che ha un canale per dividere la frequenza di riferimento dall'ingresso REF. Ma allo stesso tempo, il MAX2880 non ha un'unità VCO incorporata, ma viene utilizzato un VCO esterno controllato dall'uscita CP. Puoi mettere il MAX2880 in modalità a basso consumo impostando SHDN = 1 (registro 3, bit 5) o, come con altri sintetizzatori MAX, basso sul pin CE.

La frequenza del rilevatore di fase MAX2880 è determinata dalla seguente formula:

Qui fREF è la frequenza di riferimento in ingresso. DBR (registro 2, bit 20) imposta la modalità di raddoppio della frequenza di ingresso fREF. RDIV2 (registro 2, bit 21) imposta la modalità di divisione fREF su 2. R (registro 2, bit 19 ... 15) è il valore del divisore di riferimento programmabile a 5 bit (1 ... 31). L'fPFD massimo è 105 MHz per Fractional-N e 140 MHz per Integer-N. Il divisore R viene azzerato quando RST (registro 3, bit 3) = 1.

La frequenza del VCO esterno è determinata dalla formula:

Dove N è il valore del divisore a 16 bit N (16...65535) programmato tramite i bit 30...27 (MSB) del registro 1 e i bit 26...15 del registro 0 (LSB). M - valore del coefficiente frazionario (2 ... 4095), programmato tramite i bit 14 ... 3 del registro 2. F - valore della divisione frazionaria, programmato tramite i bit 14 ... 3 del registro 0. In modalità Fractional-N, il il valore minimo di N è 19 e il massimo è 4091 Il divisore N viene azzerato quando RST = 1 (registro 3, bit 3). PRE - Controllo del prescaler di ingresso, dove 0 significa divisione per 1 e 1 significa divisione per 2 (registro 1, bit 25). Se la frequenza di ingresso è superiore a 6,2 GHz, PRE = 1.

Ingressi RF

Gli ingressi RF differenziali (Tabella 3) sono collegati a buffer di ingresso ad alta impedenza che controllano il demultiplatore per selezionare una delle due gamme di frequenza 0,25 ... 6,2 GHz o 6,2 ... 12,4 GHz. Per operare in gamma alta si utilizza un prescaler di 2, selezionabile impostando il bit PRE = 1. Quando si opera in versione monocanale, l'ingresso RF non utilizzato è collegato all'uscita comune tramite un condensatore da 100 pF.

Una possibile variante del circuito di commutazione MAX2880 è mostrata in Figura 5.

Tabella 3. Assegnazione dei pin MAX2880

Conclusione	Nome	Funzione
1	GND_CP	Conclusione generale per il generatore della pompa di carica. Si collega al bus comune della scheda madre
2	GND_SD	Conclusione generale per il modulatore sigma-delta. Si collega al bus comune della scheda madre
3	GND_PLL	Conclusione generale del PLL. Si collega al bus comune della scheda madre
4	RFINP	Ingresso positivo RF per prescaler. Se non utilizzato, è collegato tramite un condensatore al terminale comune
5	RFINN	Ingresso RF negativo per prescaler. Si collega all'uscita del VCO tramite un condensatore
6	VCC_PPL	Alimentazione PLL
7	VCC_REF	Alimentazione canale REF
8	RIF	Ingresso di riferimento di frequenza
9,1	GND	Si collega al terminale comune dell'alimentatore sulla scheda
11	CE	Selezione di chip. Un livello logico basso su questo pin spegne l'alimentazione del dispositivo.
12	CLK	Ingresso di sincronizzazione seriale
13	DATI	Inserimento dati seriale
14	LE	Ingresso abilitazione carico
15	MUX	Ingresso/uscita dati multiplex
16	VCC_RF	Alimentazione per uscita RF e divisori
17	VCC_SD	Alimentatore per modulatore sigma-delta
18	VCP	Alimentazione pompa di carica
19	RSET	Ingresso intervallo di corrente di ingresso della pompa di carica
20	CP	Uscita pompa di carica. Si collega all'ingresso del filtro esterno
–	EP	Zona dissipatore di calore. Si collega al bus del cavo di alimentazione comune della scheda madre

Strumenti di sviluppo: schede demo e software

Gli strumenti hardware e software di Maxim Integrated possono semplificare notevolmente il processo di sviluppo e ridurre i tempi di implementazione delle nuove soluzioni.

Schede del kit di valutazione MAX2870 / MAX2871

Schede dimostrative MAX2870 / MAX2871(Figura 6) semplifica il test e la valutazione dei sintetizzatori MAX2870 e MAX2871. Ogni scheda è dotata di connettori SMA standard per sorgenti di segnale in ingresso, terminazioni da 50 ohm, analizzatori di segnale o di spettro. È presente un connettore USB per il collegamento a un computer con software speciale preinstallato.

La sequenza di azioni quando si lavora con le schede di valutazione è la seguente.

• scaricare il software da www.maximintegrated.com/evkitsoftware;
• decomprimere e installare questo software (Figura 7);
• dopo aver lanciato il file MAX287x.exe, selezionare il tipo di microcircuito (MAX2870 o MAX2871) e premere il pulsante “Continua”. Sullo schermo apparirà un'interfaccia grafica funzionante;
• controllare la connessione del cavo USB dal rettangolo verde nell'angolo in basso a destra della schermata di lavoro;
• assicurarsi che la frequenza TCXO (U2) della scheda corrisponda al REF.FREQ del software. In caso contrario, inserire il valore richiesto in MHz (50 di default) e premere “Enter”;
• premere i pulsanti “Default” e poi “Send All” che si trovano nella parte superiore della schermata di lavoro;
• inserire il valore desiderato della frequenza di uscita in MHz nella finestra RF_OUTA o RF_OUTB e premere “Enter”;
• assicurati che l'indicatore di blocco PLL nell'angolo in basso a sinistra sia verde.

Utilizzare un analizzatore di segnale per valutare le prestazioni del MAX2870 o MAX2871. L'impostazione predefinita è un riferimento di frequenza esterno a 50 MHz. Tuttavia, è possibile utilizzare altri valori dopo aver modificato i valori nei registri programmabili di conseguenza.

Livello del segnale di uscita

Usano attenuatori da 3dB per bilanciare il carico delle uscite non utilizzate. Pertanto, la potenza misurata alle uscite della scheda di valutazione (connettori SMA) diventa 3 dB al di sotto del livello reale. Per misurare il vero livello di uscita, rimuovere gli attenuatori e collegare tutte le uscite attive non utilizzate a 50 ohm.

Esportazione/importazione delle impostazioni del registro

Per esportare le impostazioni di registro dal MAX2870 / MAX2871, seguire questi passaggi:

• selezionare con il mouse la scritta "Reg → Clip" nell'angolo in basso a sinistra della schermata di lavoro, dopodiché i valori dei registri verranno salvati negli appunti;
• incolla il contenuto degli appunti in qualsiasi editor di test.
• Per importare le impostazioni per i registri MAX2870 / MAX2871, seguire questi passaggi:
• copiare le impostazioni del registro (separate da virgole) da un editor di testo negli appunti;
• selezionare con il mouse la scritta “Clip → Reg” nell'angolo in basso a sinistra della schermata di lavoro;
• fare clic sul pulsante "Invia tutto" nell'angolo in alto a destra della schermata principale.

Scheda del kit di valutazione MAX2880

La scheda di valutazione per il MAX2880 include un sintetizzatore di frequenza PLL a banda larga diretta e un VCO esterno da 5840 ... 6040 MHz, un oscillatore a cristallo compensato in temperatura da 50 MHz (TCXO), un filtro di feedback passivo e regolatori a bassa caduta.

Il software funziona su computer che eseguono Windows a partire dalla versione XP.

Inoltre, il kit di valutazione MAX2880 richiede una scheda di interfaccia Maxim INTF-3000-to-USB, un cavo a nastro a 20 fili per la comunicazione tra l'interfaccia e le schede di valutazione. Per collegare la scheda di valutazione a un computer, è necessario un cavo USB da tipo A a tipo B. La scheda di valutazione richiede anche un alimentatore esterno da 6 V / 150 mA.

Lo schema di collegamento è mostrato in Figura 8 e le schede stesse sono mostrate in Figura 9.

Il software per il funzionamento viene scaricato da www.maximintegrated.com. L'installazione e il funzionamento sono gli stessi descritti per il kit di valutazione MAX2870 / MAX2871. La schermata di lavoro del programma è mostrata in Figura 10.

Conclusione

I sintetizzatori di frequenza MAX2870, MAX2871 e MAX2880 di Maxim Integrated offrono prestazioni RF estese e possono essere utilizzati in sorgenti a microonde ad alta fedeltà in un'ampia varietà di applicazioni di telecomunicazioni, navigazione e strumentazione.

Schede demo e software specializzati offerti dall'azienda possono accelerare il processo di sviluppo, personalizzazione e implementazione di campioni di nuova tecnologia.

Letteratura

1. https://datasheets.maximintegrated.com/en/ds/MAX2870.pdf.
2. https://datasheets.maximintegrated.com/en/ds/MAX2871.pdf.
3. https://datasheets.maximintegrated.com/en/ds/MAX2880.pdf.
4. https://datasheets.maximintegrated.com/en/ds/MAX2870EVKIT.pdf.
5. https://datasheets.maximintegrated.com/en/ds/MAX2880EVKIT.pdf.

e - amplificatori operazionali differenziali a basso rumore

MAX44205 e MAX44206 produzione dell'azienda Maxim integrato Sono amplificatori operazionali completamente differenziali a basso rumore progettati per funzionare con convertitori A/D 16/18/20 bit di precisione ad alta velocità come.
Una combinazione unica di caratteristiche, un'ampia gamma di tensioni di alimentazione (2,7 ... 13,2 V), basso consumo energetico e ampia larghezza di banda consentono il loro utilizzo in sistemi di acquisizione dati a bassa potenza ad alte prestazioni.
Entrambi gli amplificatori, tramite il pin VCOM, consentono di controllare la tensione di uscita di modo comune, che in alcuni casi semplifica notevolmente la circuiteria del canale di misura e normalizza la componente DC del segnale di uscita secondo i requisiti dell'ADC.
Il MAX44205 dispone di una funzione di limitazione della tensione di uscita opzionale che limita la tensione di uscita entro il fondo scala dell'ADC quando la tensione di alimentazione dell'amplificatore è superiore alla tensione di ingresso massima del convertitore.
In modalità a bassa potenza, gli amplificatori assorbono solo 6,8 μA di corrente, il che aumenta la durata della batteria nei sistemi di misurazione autonomi o riduce il consumo energetico complessivo del sistema tra le misurazioni.
Gli amplificatori sono disponibili in contenitori µMAX® a 12 pin e TDFN a 10 pin miniaturizzati ma facili da saldare. Intervallo di temperatura di esercizio -40...125 °C.
Per valutare i parametri degli amplificatori è stata sviluppata una scheda demo. MAX44205EVKIT #... Anche il MAX44205 viene utilizzato come driver ADC sulla scheda demo. MAX11905DIFEVKIT #.
Applicazioni consigliate per gli amplificatori:

• filtri attivi;
• sistemi di controllo di processo ad alta velocità;
• Attrezzature mediche;
• conversione di segnali di modo comune in differenziale;
• elaborazione del segnale differenziale.

Babkovsky A.P., Seleznev N.E. Yu. E. Sedakova GSP-486, N. Novgorod - 603950, Russia tel.: 8312-666202, interno 295, e-mail: [e-mail protetta]

Riassunto - Vengono presentati i risultati del lavoro sulla progettazione di un semplice sintetizzatore a microonde in banda C basato su un chip di controllo automatico della frequenza di fase a chip singolo.

I. Introduzione

Un aumento delle frequenze operative alla gamma di lunghezze d'onda millimetriche nei dispositivi radar a corto raggio con elaborazione Doppler dei segnali riflessi richiede un aumento significativo della stabilità delle oscillazioni irradiate.

L'uso di circuiti di elaborazione del segnale basati sulla misurazione dello spostamento Doppler a frequenze intermedie nell'intervallo di frequenza decimale per massimizzare l'efficienza del dispositivo richiede l'uso di generatori coerenti nel percorso del trasmettitore e del ricevitore.

Attualmente, il modo più ottimale per ottenere segnali coerenti per tali sistemi a onde millimetriche è utilizzare sintetizzatori di frequenza nell'intervallo di frequenze centimetriche e quindi moltiplicarli e amplificarli.

Di norma, tali sintetizzatori sono costruiti secondo circuiti multi-loop utilizzando mixer, divisori e moltiplicatori di frequenza.

Tuttavia, in l'anno scorso la frequenza operativa superiore dei sintetizzatori a chip singolo con un anello ad aggancio di fase (PLL) è salita al centro della banda C.

Attualmente, Skyworks e Analog Devices sono i leader nella produzione di sintetizzatori PLL a chip singolo per questa gamma di frequenze.

Nel mercato russo dei componenti elettronici, i prodotti di Skyworks Inc. rappresentata dalla società: LLC "Radiocomp", Mosca.

Dal 1993, dopo aver firmato un contratto di licenza diretto con Analog Devices, ZAO Argussoft Company, Mosca, aggiorna regolarmente e offre agli sviluppatori una gamma completa di componenti e dispositivi di debug.

La società "MEI Electronic Components", Mosca fornisce agli sviluppatori materiali dettagliati sull'uso di sintetizzatori di microcircuiti PLL di diversi produttori.

L'aumento della frequenza operativa superiore dei sintetizzatori PLL alle frequenze della banda C ha permesso di creare sintetizzatori a loop singolo, di struttura piuttosto semplice.

In un certo numero di casi, un tale approccio alla costruzione di un oscillatore master (MO) e oscillatori locali è più vantaggioso dal punto di vista degli indicatori tecnici, dimensionali ed economici.

I parametri principali di alcuni microcircuiti sintetizzatori PLL che operano nella banda C sono mostrati nella Tabella 1.

tab. 1. Caratteristiche comparative dei microcircuiti sintetizzatori PLL.

Tabella 1. Caratteristiche di confronto dei circuiti integrati dei sintetizzatori PLL

II. Parte principale

Un diagramma funzionale di uno ZG e un oscillatore locale di questo tipo basato su un sintetizzatore di frequenza a un loop è mostrato in Figura 1.

Fig. 1. Schema a blocchi del sintetizzatore.

Figura. 1 Schema a blocchi del sintetizzatore

dove Rif. gen. - oscillatore a cristallo di riferimento di precisione a basso rumore GK62-TS, pS - microcontrollore, PLL IC - microcircuito sintetizzatore, LPF - filtro passa basso, amplificatore di scala - amplificatore operazionale di scala, risonatore dielettrico VCO - oscillatore controllato in tensione (VCO) basato su un dielettrico risonatore, isolatore - valvola a microonde, accoppiatore direzionale - accoppiatore direzionale.

Tenendo conto della nostra esperienza nello sviluppo di sintetizzatori a microonde e dei risultati dello studio di vari microcircuiti sintetizzatori PLL, il microcircuito CX72302 con un rapporto di divisione variabile frazionario di Skyworks Inc. è stato selezionato per lo sviluppo del MO e dell'oscillatore locale. ...

Caratteristiche principali del microcircuito СХ72302:

■ frequenza massima di uscita del canale principale - 6,1 GHz;

■ ausiliario - 1000 MHz;

■ limitazione di lavoro ICPD - 25 MHz;

■ tempo di commutazione della frequenza garantito non superiore a 100 µs;

■ livello di auto-rumore -128 dB/Hz;

■ passo di frequenza inferiore a 400 Hz.

L'uso di 72302 consente un sufficiente

alta frequenza di funzionamento di un rivelatore di fase a frequenza pulsata (PFD) F = 16,384 MHz per ottenere un passo di sintonia di frequenza di 250 Hz grazie ad un alto grado di granularità (262144). Un aumento della frequenza operativa dell'ICPD comporta una diminuzione del fattore di moltiplicazione della frequenza dell'anello PLL e un miglioramento dei parametri di rumore del segnale.

Per ridurre il livello di rumore nel segnale di uscita, viene utilizzato un generatore con un risonatore dielettrico (DR) ad alto Q. La sintonizzazione della frequenza lineare in un tale generatore viene eseguita utilizzando un varicap ZA627A-6 debolmente accoppiato al DR. L'utilizzo del transistor 2T963A-2 consente di ottenere una potenza di uscita del generatore dell'ordine di 50 mW.

Il segnale a microonde dall'uscita VCO viene alimentato attraverso un gate e un accoppiatore direzionale all'uscita del sintetizzatore di frequenza (la potenza in uscita è + 15dBm - circa 30 mW). Parte della potenza dall'accoppiatore direzionale (attenuazione del crossover di 25 dB) viene deviata all'ingresso del PLL.

I parametri del filtro passa basso nell'anello di retroazione del PLL sono stati calcolati secondo il metodo della società National Semiconductor. Nel programma Math-CAD2000 è stato simulato il funzionamento dell'anello PLL ed è stata verificata la sua stabilità nell'intervallo di frequenza operativa.

Alle frequenze di uscita del sintetizzatore nel mezzo della banda C, il fattore di moltiplicazione della frequenza dell'anello PLL raggiunge 380 (la frequenza operativa del rilevatore di fase è 16 MHz). Densità spettrale del rumore di fase dell'oscillatore a cristallo di riferimento GK-62TS-

0 è meno (145 - 155) dB/Hz. La densità spettrale del rumore di fase del microcircuito PLL è 128 dB / Hz. Pertanto, la densità spettrale del rumore di fase del segnale generato è determinata dal microcircuito ed è

UV = -128+ 20 log 380 = -77 dB/Hz.

La frequenza di uscita del sintetizzatore è controllata da un microcontrollore Atmel AT90S8515-8PI. Per accelerare il processo transitorio, la commutazione delle frequenze viene eseguita alla corrente massima del rilevatore di fase. Dopo aver catturato una data frequenza, la corrente del rivelatore di fase diminuisce al livello nominale, il che porta a una diminuzione del livello del componente discreto con la frequenza di confronto del rivelatore di fase nello spettro del segnale di uscita del sintetizzatore. Dopo aver commutato il sintetizzatore, il microcontrollore entra in modalità "sleep" con il suo oscillatore a cristallo spento per ridurre il rumore dalla parte digitale del circuito.

Strutturalmente, il sintetizzatore è realizzato sotto forma di un insieme di unità separate interconnesse da cavi coassiali rigidi. Per il microcircuito PLL e la reggia di accompagnamento, è stato utilizzato un circuito stampato in fibra di vetro FR-4 con uno spessore di 0,8 mm. Nonostante la frequenza operativa relativamente elevata, l'uso di un substrato realizzato con un materiale economico è abbastanza giustificato.

III. Sperimentare

Gli studi sperimentali dei parametri di rumore del sintetizzatore di frequenza sono stati effettuati utilizzando il dispositivo per determinare la densità spettrale del rumore di fase НР3048А.

La densità spettrale del rumore di fase del semplice sintetizzatore di frequenza a loop singolo considerato a grandi offset dalla portante è:

10kHz -92dB/Hz;

100kHz -117dB/Hz.

A causa della debole connessione del varicap con il risonatore dielettrico, è stato possibile ottenere parametri di rumore abbastanza buoni del sintetizzatore, ma la sua banda di sintonia non supera i 50 MHz quando la tensione di controllo sul varicap viene modificata da 1 a 25 V.

Per espandere la gamma di frequenza operativa del sintetizzatore, è possibile utilizzare un generatore controllato basato su YIG. Ma ciò richiederà la modifica del circuito di controllo della frequenza.

IV. Conclusione

L'uso di un microcircuito a chip singolo con un fattore di divisione frazionario nel circuito di retroazione del PLL consente la progettazione di sintetizzatori di frequenza compatti secondo un circuito a circuito singolo con frequenze di uscita fino alla frequenza operativa superiore del microcircuito PLL con una frequenza passo di sintonizzazione in un tale sistema a loop singolo inferiore a 400 Hz e un livello accettabile di densità spettrale del rumore di fase ...

V. Riferimenti

Componenti radio HF e SHF di produttori esteri. Listino prezzi. Edizione 5.M. 2004.

Www.argussoft.ru

"MEI Componenti Elettronici" Estate'2004.

Componenti RF/microonde, elettromeccanica, dispositivi di potenza. Catalogo elettronico 2004

Babkovsky A.P. Esperienza nella progettazione di sintetizzatori PLL basati su microcircuiti QUALCOMM e Mini-Circuits per un'unità di segnali di riferimento di un misuratore di livello a onde millimetriche. - Nel libro. "8a Conferenza internazionale della Crimea" Ingegneria e tecnologie della comunicazione a microonde ". Atti del convegno ”[Sebastopoli, 14-17 sett. 1998]. Sebastopoli: Weber, 1998, volume 2, pagine 667-668.

Babkovsky A. P., Seleznev N. E. Sintetizzatori di frequenza ibridi PLL / DDS. - Nel libro. "11th International Crimea Conference" Microwave Engineering and Communication Technologies ". Atti del convegno ”[Sebastopoli, 10-14 sett. 2001]. Sebastopoli: Weber, 2001, pp. 112-114.

A. P. Babkovsky, N. Ye. Seleznev Sintetizzatore a microonde ad ottava veloce con un piccolo passo di sintonizzazione della frequenza. - Nel libro. "13th International Crimea Conference" Microwave Engineering and Communication Technologies ". Materiali della conferenza ”[Sebastopoli, 8-12 sett. 2003]. Sebastopoli: Weber, 2003, pp. 136-138.

Www.skyworksinc.com

SINTETIZZATORE A LOOP SINGOLO PER BANDA C CON STEP DI FREQUENZA ULTRA FINE

Babkovsky A., Seleznev N.

L'istituto di ricerca sui sistemi di misurazione dell'impresa unitaria di proprietà dello Stato federale prende i nomi di Yu. Voi. Sedakov GSP-486, Nizhny Novgorod - 603950, Russia e-mail: [e-mail protetta]

Riassunto - In questo articolo vengono presi in considerazione i risultati della progettazione di un semplice sintetizzatore di frequenza in banda C sulla base del PLL a loop singolo.

L'aumento delle frequenze operative di un radar Doppler a corto raggio fino alla banda MM richiede un grande miglioramento della stabilità del segnale trasmesso.

Il principio dell'elaborazione del segnale si basa sulla misurazione della frequenza Doppler dei segnali riflessi alla frequenza intermedia (nella gamma UHF). Pertanto, l'eccitatore della catena del trasmettitore e l'oscillatore locale del ricevitore (LO) devono essere coerenti.

Attualmente l'approccio più preferito nella generazione di segnali coerenti è l'uso di sintetizzatori di frequenza in banda C insieme a moltiplicatori e amplificatori.

Spesso questi sintetizzatori sono progettati utilizzando schemi multiloop insieme a mixer di frequenza, divisori e moltiplicatori.

Negli ultimi anni la frequenza operativa superiore del circuito integrato PLL è stata aumentata fino alla banda C. Ora i principali produttori di circuiti integrati PLL per questa banda di frequenza sono Skyworks e Analog Devices. L'aumento della frequenza operativa del circuito integrato consente di progettare semplici sintetizzatori di frequenza a loop singolo in banda C.

In alcuni casi questo approccio può essere più preferibile.

Lo schema a blocchi dell'eccitatore del trasmettitore sulla base del PLL a loop singolo è mostrato in Fig. 1. Tenendo conto delle nostre competenze nella progettazione di sintetizzatori, Skyworks CX72302 Fractional-N PLL IC è stato scelto per il design dell'eccitatore e del LO. Per maggiori dettagli, visitare il sito Web www.skyworksinc.com.

Usando CX72302 possiamo ottenere un passo di frequenza di 250Hz solo con il valore di frequenza di confronto del rilevatore di fase 16.384MHz a causa della frazionalità di alto grado, 2 18. L'elevata frequenza del rivelatore di fase porta alla diminuzione del valore del divisore principale N e al miglioramento dei parametri di rumore.

L'oscillatore risonatore dielettrico ad alto Q (DRO) viene utilizzato per ottenere migliori prestazioni di rumore dalla banda passante PLL. La scansione di frequenza lineare viene eseguita utilizzando un varicap con accoppiamento debole con DR. La potenza di uscita del generatore DRO è di 50 mW.

Il segnale passa attraverso l'isolatore e l'accoppiatore direzionale all'uscita del sintetizzatore (la potenza di uscita è + 15dBm - circa 30 mW). Una parte della potenza dalla porta accoppiata dell'accoppiatore direzionale è diretta all'ingresso del circuito integrato PLL.

I componenti del filtro di loop sono stati calcolati con i metodi proposti da National Semiconductor. L'analisi della stabilità del loop è stata valutata in MathCAD 2000.

Il rapporto di divisione dell'anello principale è aumentato fino a 380 (frequenza del rivelatore di fase 16 MHz) alle frequenze di circa 6 GHz. La densità spettrale del rumore di fase del circuito integrato PLL è -128 dB/Hz. Pertanto la densità spettrale del rumore di fase nella banda passante PLL è determinata dal rumore del circuito integrato PLL, sebbene il rumore di fase del generatore di riferimento sia (-145 ... -155 dB / Hz) e pari a -77 dB / Hz.

Il controllo della frequenza di uscita del sintetizzatore viene effettuato dal microcontrollore Atmel AT90S8515-8PI. Per ridurre al minimo il tempo di commutazione della frequenza, la corrente della pompa di carica viene aumentata al suo valore massimo. Dopo il blocco, la corrente della pompa di carica viene commutata al valore nominale e il microcontrollore viene commutato in modalità di sospensione insieme allo spegnimento del generatore di clock. Ciò consente di sopprimere il rumore nello spettro di uscita della circuiteria digitale.

I parametri di rumore del segnale di uscita del sintetizzatore sono stati misurati dal set di test HP3048A.

Il rumore di fase di fondo del sintetizzatore PLL a loop singolo testato all'interno degli offset dalla portante è:

Offset di frequenza Rumore di fase di fondo

10kHz -92dB/Hz

100kHz -117dB/Hz

Il debole accoppiamento tra il varicap e il risonatore dielettrico nel generatore sintonizzato fornisce parametri di rumore piuttosto buoni ma la banda di frequenza sintetizzata è troppo stretta (circa 50 MHz nell'intervallo di sintonizzazione del varicap da 1 a 25 volt).

È possibile utilizzare l'oscillatore accordato YIG per estendere la banda di frequenza sintetizzata. Ma in questo caso è necessario modificare il circuito di sintonizzazione della frequenza.

Single chip Fractional-N PLL consente di costruire sintetizzatori di frequenza a loop singolo di piccole dimensioni per le frequenze fino alla massima frequenza operativa PLL IC con passo di frequenza inferiore a 400 Hz e livello di rumore di fase accettabile.

Titolari del brevetto RU 2580068:

L'invenzione riguarda l'ingegneria radiofonica e può essere utilizzata in dispositivi trasmittenti e riceventi della gamma di frequenze delle microonde. Il risultato tecnico è quello di aumentare il funzionamento stabile durante la sintonizzazione della frequenza del segnale a microonde in ingresso. Il sintetizzatore di frequenza a microonde contiene un generatore di microonde controllato in tensione (VCO), un accoppiatore direzionale, un mixer a microonde, una sorgente di un segnale a microonde in ingresso, un primo divisore di frequenza con un fattore di divisione variabile, un rivelatore di fase di frequenza, un secondo divisore di frequenza con un fattore di divisione variabile, una sorgente di segnale di riferimento, un filtro basse frequenze, un comparatore di fase, un multivibratore di attesa, due diodi e un amplificatore operazionale. 4 malati

L'invenzione riguarda l'ingegneria radiofonica, ovvero sintetizzatori di frequenza a microonde ad ampio raggio con impostazione preliminare, iniziale, della frequenza del generatore controllato in tensione a microonde (VCO) incluso nell'anello ad aggancio di fase (PLL) ad ampio raggio della microonde sintetizzatore di frequenza e può essere utilizzato in dispositivi di ricetrasmissione della gamma di frequenze a microonde ...

Sistemi noti per la sintesi di frequenza attiva, in cui il filtraggio delle oscillazioni delle frequenze sintetizzate viene effettuato utilizzando un filtro attivo sotto forma di anello ad aggancio di fase. In questo caso, la frequenza del segnale viene convertita, ad esempio, dividendo nel campo delle basse frequenze, dove viene confrontata con la frequenza del generatore di riferimento e la tensione dell'autotaratura del generatore di microonde controllato in tensione (VCO ) è generato. I sistemi di sintesi attiva forniscono una maggiore reiezione di componenti spettrali spuri e rumore di fase portante. Tuttavia, in questo schema, a causa del rapporto di divisione ad alta frequenza del VCO, è impossibile ottenere un basso livello di rumore del segnale di uscita del sintetizzatore.

Sintetizzatore di frequenza a microonde noto, che implementa il principio della sintesi attiva con un loop PLL, che viene scelto come prototipo della presente invenzione. Il sintetizzatore di frequenza a microonde contiene un VCO a microonde, la cui uscita è collegata tramite un accoppiatore direzionale all'uscita del sintetizzatore di frequenza a microonde e al primo ingresso del mixer a microonde, il cui secondo ingresso è collegato all'uscita della sorgente del segnale a microonde in ingresso con una frequenza f ingresso del microonde, l'uscita del mixer a microonde è collegata all'ingresso del primo divisore di frequenza (DF) con un fattore di divisione variabile n, la cui uscita è collegata al primo ingresso del rilevatore di fase di frequenza (PFD), il secondo ingresso del rilevatore di fase di frequenza è collegato all'uscita del secondo divisore di frequenza con un fattore di divisione variabile m, il cui ingresso è collegato alla sorgente del segnale di riferimento di frequenza f OP, e l'uscita del rivelatore di fase di frequenza attraverso un filtro passa basso (LPF) è collegata all'ingresso della microonde VCO. In questo caso, l'accoppiatore direzionale, il mixer, il primo divisore di frequenza, il PFD e l'LPF formano un anello PLL.

Il noto sintetizzatore di frequenza a microonde consente di ottenere un basso livello di rumore di fase del segnale di uscita del sintetizzatore di frequenza a microonde con una frequenza f MF riducendo il rapporto di divisione del primo divisore di frequenza quando utilizzato come segnale a microonde in ingresso con una frequenza f ingresso di un segnale a microonde con un basso livello di rumore di fase. Inoltre, diminuendo il rapporto di divisione del primo divisore di frequenza è possibile aumentare il guadagno dell'anello PLL. Poiché in tale schema la frequenza del segnale a microonde in ingresso f nel microonde è selezionata dalla condizione f in microonde> f midrange, per mantenere un valore costante del guadagno dell'anello PLL del sintetizzatore di frequenza a microonde, è necessario compensare la variazione del fattore di divisione del primo divisore di frequenza modificando la pendenza della sintonizzazione in frequenza del VCO a microonde per mantenere le bande di controllo dell'anello PLL.

Tuttavia, se le derive della frequenza f VCO dell'UHF VCO sono maggiori di 2 f IF (dove la frequenza intermedia f IF = f nell'UHF -f VCO), allora in questo sintetizzatore di frequenza a microonde ci saranno errori di sincronizzazione di fase, che porterà alla perdita delle prestazioni del sintetizzatore.

Inoltre, il noto sintetizzatore di frequenza a microonde funziona solo se il segnale a microonde in ingresso con un ingresso a frequenza f fissa della microonde è alimentato al secondo ingresso del miscelatore di microonde. Quando il segnale a microonde in ingresso viene inviato a questo ingresso del mixer a microonde con una frequenza f variabile (sintonizzabile) a microonde in ingresso in una banda maggiore o uguale a 2 f IF, possono verificarsi disturbi di sincronizzazione di fase anche nel sintetizzatore di frequenza a microonde.

Il problema tecnico della presente invenzione è creare un sintetizzatore di frequenza a microonde ad ampio raggio con un basso livello di rumore di fase e un breve tempo di sintonizzazione della frequenza del segnale di uscita f sintetizzatore MF, garantendo l'assenza di violazioni della sincronizzazione di fase durante il cambio (sintonizzazione) la frequenza del segnale a microonde in ingresso f microonde in ingresso in una banda uguale o maggiore della frequenza raddoppiata del segnale a frequenza intermedia f IF, dove f IF = f nella microonde -f VCO, oltre a garantire la conservazione della sincronizzazione di fase quando la frequenza f VCO del segnale a microonde del VCO è maggiore di 2 f IF.

Il risultato tecnico è prevenire violazioni della sincronizzazione di fase causate da processi transitori nel circuito PLL e garantire un funzionamento stabile del sintetizzatore di frequenza a microonde durante il funzionamento, anche durante la sintonizzazione dell'ingresso di frequenza f del segnale a microonde di ingresso a microonde

L'essenza della soluzione tecnica risiede nel fatto che il sintetizzatore di frequenza a microonde proposto contiene un generatore di microonde controllato in tensione (VCO), la cui uscita è collegata all'ingresso di un accoppiatore direzionale, la cui prima uscita è l'uscita del sintetizzatore di frequenza a microonde e la seconda uscita dell'accoppiatore direzionale è collegata al primo ingresso del mixer a microonde, il secondo ingresso del mixer a microonde è collegato all'uscita della sorgente del segnale a microonde in ingresso, l'uscita del mixer a microonde è collegata all'ingresso del primo partitore di frequenza con rapporto di divisione variabile, la cui uscita è collegata al primo ingresso del rilevatore di frequenza-fase, il secondo ingresso del rilevatore di frequenza-fase è collegato all'uscita del secondo divisore di frequenza con un rapporto di divisione variabile, il cui ingresso è collegato all'uscita della sorgente del segnale di riferimento, e un filtro passa basso è incluso tra il rilevatore di fase di frequenza e il VCO a microonde. Il sintetizzatore di frequenza a microonde contiene inoltre un comparatore di fase, un multivibratore in attesa, due diodi e un amplificatore operazionale. In questo caso, la prima e la seconda uscita del rilevatore di fase di frequenza sono collegate, rispettivamente, al primo e al secondo ingresso dell'amplificatore operazionale, la cui uscita è collegata all'ingresso del VCO a microonde, e al passa-basso filtro è collegato tra il primo ingresso dell'amplificatore operazionale e la sua uscita, il primo ingresso del comparatore di fase è collegato all'uscita del primo un divisore di frequenza a rapporto di divisione variabile e il primo ingresso di un rilevatore di frequenza-fase, il il secondo ingresso di un comparatore di fase è collegato all'uscita di un secondo partitore di frequenza a rapporto di divisione variabile e ad un secondo ingresso di un rilevatore di frequenza-fase, l'uscita di un comparatore di fase è collegata ad un ingresso di un multivibratore in attesa, il prima uscita di un multivibratore in attesa collegata tramite il primo diodo con la prima uscita del rivelatore frequenza-fase e con il primo ingresso dell'amplificatore operazionale, la seconda uscita del multivibratore in attesa è collegata tramite il secondo diodo con la seconda uscita del rivelatore frequenza-fase e con il secondo ingresso dell'amplificatore operazionale. Inoltre, il primo e il secondo diodi sono accesi uno di fronte all'altro, mentre il VCO a microonde, l'accoppiatore direzionale, il mixer a microonde, il primo divisore di frequenza, il rilevatore di fase di frequenza, l'amplificatore operazionale e il filtro passa-basso formano un anello ad aggancio di fase (PLL ) alla condizione: τ m> τ PLL, dove T M è il periodo di oscillazione del multivibratore in attesa, τ PLL è il tempo per stabilire la sincronizzazione nell'anello ad aggancio di fase.

L'inclusione di un comparatore di fase e un multivibratore in attesa con due diodi collegati in modo opposto all'uscita nel circuito del sintetizzatore a microonde consente di preimpostare la frequenza f VCO del segnale VCO a microonde quando la sincronizzazione di fase nell'anello PLL è disturbata, che si verifica quando si commuta la frequenza f ingresso del segnale a microonde in ingresso a microonde o durante derive frequenza f VCO del segnale a microonde VCO, ad esempio, quando il sintetizzatore a microonde è acceso, che garantisce un rapido recupero della sincronizzazione di fase e aumenta la stabilità del sintetizzatore di frequenza a microonde. In questo caso, dopo il ripristino dell'anello PLL, il multivibratore in attesa viene spento e non influisce sull'ulteriore funzionamento dell'anello PLL.

Un amplificatore operazionale con un filtro passa-basso nell'anello di retroazione costituisce la larghezza di banda di controllo dell'anello PLL.

Il tempo tra la fine del primo impulso e l'inizio del successivo impulso del multivibratore in attesa, determinato dal circuito RC di questo multivibratore, deve essere maggiore del tempo necessario per stabilire la sincronizzazione nell'anello PLL, cioè il condizione deve essere soddisfatta:

T M -τ m> τ PLL.

L'invenzione è illustrata da disegni.

FIGURA. 1 mostra uno schema a blocchi del sintetizzatore di frequenza a microonde proposto, dove

1 - generatore di microonde (VCO) con frequenza f VCO (tensione di controllo U UPR);

3 - miscelatore per microonde;

4 - sorgente segnale microonde in ingresso con frequenza f microonde in ingresso;

5 - il primo divisore di frequenza con un rapporto di divisione variabile n;

6 - rilevatore di fase di frequenza (tensione di uscita U PFD);

7 - secondo divisore di frequenza con fattore di divisione variabile m;

8 - una sorgente di un segnale di riferimento con una frequenza f OP;

9 - amplificatore operazionale;

10 - filtro passa basso;

11 - comparatore di fase (tensione di uscita U FC);

12 - multivibratore in attesa (tensione di uscita avanti U m1 e inversa

13 - il primo diodo;

14 - il secondo diodo;

f IF = f ingresso microonde -f VCO - segnale a frequenza intermedia;

f MF - segnale di uscita del sintetizzatore di frequenza a microonde.

FIGURA. 2 mostra i diagrammi temporali delle tensioni di ingresso U FC e di uscita U m1 e U m2 del multivibratore in attesa, che fa parte del sintetizzatore di frequenza a microonde proposto, dove

T M - periodo di oscillazione del multivibratore in attesa 12;

τ m - la durata dell'impulso del multivibratore in attesa 12;

PLL è il tempo per stabilire la sincronizzazione nell'anello ad aggancio di fase.

FIGURA. 3 mostra la banda di sintonia del segnale a microonde in uscita con frequenza f MF = f VCO rispetto ad una frequenza fissa f nel segnale a microonde in ingresso del sintetizzatore di frequenza a microonde proposto.

FIGURA. 4 mostra la banda di sintonia del segnale a microonde in uscita con una frequenza f MF = f VCO relativa alla frequenza sintonizzabile f nel segnale a microonde in ingresso del sintetizzatore di frequenza a microonde proposto.

Il sintetizzatore di frequenza a microonde proposto, il cui diagramma a blocchi è mostrato in Fig. 1, contiene un generatore di microonde controllato in tensione (VCO) 1, la cui uscita è collegata all'ingresso dell'accoppiatore direzionale 2, di cui un'uscita è l'uscita del sintetizzatore di frequenza a microonde e l'altra uscita dell'accoppiatore direzionale 2 è collegato al primo ingresso del miscelatore a microonde 3, il cui secondo ingresso è collegato alla sorgente di uscita del segnale a microonde 4 in ingresso con frequenza f microonde in ingresso. L'uscita del miscelatore a microonde 3 è collegata all'ingresso del primo divisore di frequenza 5 con fattore di divisione variabile n, la cui uscita è collegata al primo ingresso del rivelatore di frequenza-fase 6. Il secondo ingresso del il rivelatore di fase 6 è collegato all'uscita del secondo divisore di frequenza 7 con un fattore di divisione variabile m, l'ingresso è collegato all'uscita della sorgente del segnale di riferimento 8 con una frequenza f OP. Due uscite del rilevatore di fase di frequenza 6 sono collegate a due ingressi dell'amplificatore operazionale 9, la cui uscita è collegata all'ingresso del generatore di microonde VCO 1, mentre un filtro passa basso 10 è collegato tra il primo ingresso di l'amplificatore operazionale 9 e la sua uscita 10. Il primo ingresso di un comparatore di fase aggiunto al circuito 11 è collegato all'uscita del primo divisore di frequenza 5 e al primo ingresso del rilevatore di frequenza-fase 6, il secondo ingresso della fase il comparatore 11 è collegato all'uscita del secondo divisore di frequenza 7 e al secondo ingresso del rilevatore di frequenza-fase 6. L'uscita del comparatore di fase 11 è collegata all'ingresso del multivibratore in attesa 12, la cui uscita è diretta tramite il primo diodo 13 è collegato alla prima uscita del rivelatore di frequenza-fase bis tramite il primo ingresso dell'amplificatore operazionale 9, l'uscita inversa del multivibratore in attesa 12 attraverso il secondo diodo 14 è collegata alla seconda uscita di frequenza-fase rivelatore 6 e al secondo ingresso dell'amplificatore operazionale 9, il primo ed il secondo diodi sono accesi uno di fronte all'altro. In questo schema, il microonde VCO 1, l'accoppiatore direzionale 2, il mixer a microonde 3, il primo divisore di frequenza 5, il rivelatore di fase di frequenza 6, il secondo divisore di frequenza 7, l'amplificatore operazionale 9 e il filtro passa basso 10 formano un ciclo PLL.

Il sintetizzatore di frequenza a microonde proposto funziona come segue. Il segnale di uscita della microonde VCO 1 con una frequenza f VCO attraverso l'accoppiatore 2 e il segnale a microonde di uscita della sorgente del segnale a microonde di ingresso 4 con una frequenza f di ingresso della microonde vengono inviati al miscelatore di microonde 3, all'uscita di cui viene estratto il segnale a frequenza intermedia f IF che viene alimentato all'ingresso del primo divisore di frequenza 5 e dopo aver diviso per un fattore n, il segnale proveniente dall'uscita del primo divisore di frequenza 5 viene inviato al primo ingresso del rivelatore frequenza-fase 6. Il segnale della frequenza di riferimento f OP dall'uscita della sorgente di segnale di riferimento 8 è inviato all'ingresso del secondo divisore di frequenza 7, dove la frequenza è divisa per il fattore m. Il segnale dall'uscita del secondo divisore di frequenza 7 viene inviato al secondo ingresso del rivelatore di fase di frequenza (PFD) 6, in cui viene confrontato con il segnale ricevuto dall'uscita del primo divisore di frequenza 5, e un controllo alle due uscite del rivelatore frequenza-fase 6 viene generata la tensione U PFD, il cui valore e segno sono proporzionali alla differenza di frequenze e fasi dei segnali confrontati. Tale tensione di controllo U PFD attraverso l'amplificatore operazionale 9 e il filtro passa basso 10, compreso nel circuito di retroazione dell'amplificatore operazionale 9, viene alimentata all'ingresso di controllo della microonde VCO 1 come tensione di controllo U UPR. ciclo PLL.

Le condizioni per eseguire la sincronizzazione frequenza-fase nell'anello PLL sono l'uguaglianza delle frequenze e delle fasi dei segnali forniti agli ingressi del rilevatore di frequenza-fase, ovvero f OP / m = f IF / n, φ OP = SE,

dove f IF = f ingresso microonde -f VCO,

m è il fattore di divisione della frequenza del segnale di riferimento con la frequenza f OP;

n è il fattore di divisione di frequenza del segnale della frequenza intermedia f IF;

φ OP - fase del segnale di riferimento con frequenza f OP;

IF - fase del segnale a frequenza intermedia f IF.

Quando si sintonizza la frequenza del segnale a microonde in ingresso f microonde in ingresso in una banda uguale o maggiore della frequenza raddoppiata del segnale a frequenza intermedia f IF, dove f IF = f microonde in ingresso -f VCO, nonché quando la frequenza del il segnale a microonde VCO f VCO è maggiore di 2 f IF, il segnale a microonde in ingresso f nella microonde nella presente invenzione passa attraverso l'anello PLL del sintetizzatore di frequenza a microonde, cioè attraverso il comparatore di fase 11, il multivibratore di attesa 12, come così come i diodi 13, 14 collegati in modo opposto.

In presenza di sincronizzazione di fase nell'anello PLL, viene inviato un segnale di controllo dall'uscita del comparatore di fase 11 al multivibratore in attesa 12, che spegne il multivibratore in attesa 12, ovvero la tensione di uscita del comparatore di fase 11 U FC (ad esempio, il livello della logica transistor-transistor TTL) sotto forma di unità logica. A questo punto, il multivibratore 12 in attesa non genera segnali di uscita impulsivi alle uscite diretta e inversa con tensioni U M1, U M2, rispettivamente, e non influenza il funzionamento dell'anello PLL. Alle uscite diretta e inversa del multivibratore in attesa 12, le tensioni costanti U M1 e U M2 sono poste in antifase, corrispondenti ad uno zero logico ed uno logico). I diagrammi di temporizzazione delle tensioni di ingresso U FC e di uscita U M1 e U M2 del multivibratore in attesa 12 sono mostrati in FIG. 2

Se viene violata la sincronizzazione di frequenza e fase nell'anello PLL, il segnale U FC sotto forma di zero logico dall'uscita del comparatore di fase 11 avvia il multivibratore in attesa 12, che alle uscite diretta e inversa genera segnali di impulso in uscita con tensioni U M1 (corrispondente ad un'unità logica) e U M2 (corrispondente zero logico), provenienti tramite i diodi 13, 14, rispettivamente, al primo e al secondo ingresso dell'amplificatore operazionale 9. Durante l'azione dell'impulso di attesa multivibratore 12, cioè durante la durata τ m dell'impulso del multivibratore 12 in attesa, a seconda della fasatura degli ingressi del PFD 6, all'uscita dell'operazionale 9 viene impostato il valore massimo o minimo del controllo di tensione della frequenza del segnale a microonde VCO 1. In questo caso vengono violate le condizioni per la sincronizzazione frequenza-fase (f OP / m = f IF / n, φ OP = φ IF) e il rivelatore frequenza-fase 6 genera la tensione U PFD, che garantisce il ripristino della sincronizzazione (ovvero l'inizio del processo di sincronizzazione i) nel ciclo PLL. Quando si ripristina la sincronizzazione frequenza-fase nell'anello PLL, il comparatore di fase 11 spegne il multivibratore 12 in attesa (alle sue uscite vengono nuovamente impostate tensioni costanti in antifase, corrispondenti ad uno zero logico e ad uno logico). In caso di violazione ripetuta della sincronizzazione frequenza-fase nell'anello PLL o in caso di guasto nel funzionamento dell'anello PLL, il comparatore di fase 11 riavvia il multivibratore in attesa 12 e si ripete l'intero processo di ripristino della sincronizzazione .

In alcuni casi, affinché l'anello PLL funzioni, escludendo la violazione della sincronizzazione frequenza-fase in esso, è necessario che il processo transitorio di sintonizzazione della frequenza VCO a microonde nell'anello PLL inizi dal più basso (f VCO min) o limite superiore (f VCO max) del campo di lavoro del VCO a microonde al punto di aggancio di frequenza in cui f VCO = f MF, cioè il livello di tensione iniziale fornito all'ingresso di controllo del VCO 1 a microonde (nella modalità transitoria che precede il blocco di frequenza), era sempre uguale al minimo o valore massimo... Ciò è determinato dalla posizione della frequenza f VCO del segnale VCO a microonde in uscita rispetto alla frequenza f in del segnale a microonde in ingresso. In questo caso sono possibili due principali modalità di funzionamento del sintetizzatore di frequenza a microonde, in cui è possibile la sincronizzazione nell'anello PLL.

Si consideri la prima modalità di funzionamento del sintetizzatore di frequenza a microonde mostrato in FIG. 3. Supponiamo che la frequenza f di ingresso del segnale a microonde in ingresso a microonde sia fissa e superi f MF (come nel prototipo) e che la banda di sintonia del microonde VCO 1 (Δf VCO) sia sufficientemente grande, ad esempio, superi significativamente la valore di 2 f SE. In questo caso, durante il transitorio che precede la cattura della frequenza, il rivelatore frequenza-fase 6 può ricevere un segnale di frequenza speculare dall'uscita del mixer a microonde 3 (nel punto di rottura del sincronismo, in cui f VCO = f 1 MF, dove f 1 MF = f in microonde + f IF), che porterà a una rottura della sincronizzazione nell'anello PLL, la transizione del segnale di frequenza f VCO microonde VCO nella posizione più alta corrispondente alla frequenza f VCO max e , di conseguenza, al guasto del sintetizzatore di frequenza a microonde. Il circuito del sintetizzatore di frequenza a microonde scelto come prototipo non prevede la possibilità di uscire da questa situazione. Nel sintetizzatore di frequenza a microonde proposto, questo problema viene risolto come segue.

Il comparatore di fase 11 nella modalità di sincronizzazione frequenza-fase (f OP / m = f IF / n, OP = φ IF) genera in uscita un segnale U FC corrispondente ad un'unità logica (log. "1"). Tale uscita del comparatore di fase 11 è collegata all'ingresso del multivibratore in attesa 12, il quale è innescato da un segnale corrispondente ad uno zero logico ("0" logico). Quando il segnale di ingresso è uguale al log. "0", il primo 13 e il secondo 14 diodi sono chiusi e il multivibratore 12 in attesa non influisce sul funzionamento dell'anello PLL. Nel caso in cui venga violata la modalità di sincronizzazione di fase, un segnale corrispondente al registro appare all'uscita del comparatore di fase 11. "0". Ciò può verificarsi quando il sintetizzatore di frequenza a microonde è acceso o quando è sintonizzata la frequenza f del segnale di riferimento. Il segnale corrispondente al log. "0" dall'uscita del comparatore di fase 11 avvia il multivibratore 12 in attesa e alle sue uscite diretta ed inversa durante la durata dell'impulso m compaiono livelli di tensione, pari a log "1" e log. "0" (cioè inverso allo stato precedente), quindi i primi 13 e i secondi 14 diodi si aprono e viene fornita una tensione differenziale al primo e al secondo ingresso dell'amplificatore operazionale 9, che provoca la comparsa dell'iniziale (minimo ) tensione di controllo all'uscita dell'amplificatore operazionale 9, che è applicata rispettivamente all'ingresso di controllo in frequenza della microonde VCO 1, questo imposta il valore della frequenza della microonde VCO f VCO = f VCO min. Dopo la fine dell'impulso del multivibratore in attesa 12, c'è una pausa pari a TM -τ m, dove TM è il periodo di ripetizione dell'impulso del multivibratore in attesa 12. Durante questa pausa, l'anello PLL regola la frequenza f VCO del segnale VCO a microonde dal valore minimo f VCO min alla frequenza , alla quale avviene la sincronizzazione frequenza-fase (punto di aggancio della frequenza in Fig. 3). Quando si sintonizza la frequenza f VCO del segnale VCO a microonde su un valore al quale f VCO = f MF (dove f MF = f nella microonde -f IF) e se la condizione f VCO ≤f nella microonde (in conformità con è soddisfatta la fasatura del PFD 6), quindi modalità di sincronizzazione frequenza-fase, in cui f OP / m = f IF / n. All'uscita del comparatore di fase 11 è presente un segnale corrispondente al livello logaritmico. "1", che traduce il multivibratore 12 in uno stato di attesa. Se, per qualche ragione, il processo di sincronizzazione non si è verificato, viene ripetuto il ciclo descritto per stabilire la sincronizzazione nell'anello PLL. Condizione necessaria per bloccare la frequenza, in questo caso, è che il periodo di ripetizione dell'impulso del multivibratore in attesa 12 corrisponda alla condizione: T M -τm> τ dell'anello PLL, dove

T M - periodo di ripetizione dell'impulso del multivibratore in attesa,

τ m - la durata dell'impulso del multivibratore in attesa,

del loop PLL - il tempo per stabilire la sincronizzazione nel loop PLL.

Si consideri la seconda modalità di funzionamento del sintetizzatore di frequenza a microonde mostrato in FIG. 4.

Supponiamo che all'istante iniziale nel sintetizzatore di frequenza a microonde sia soddisfatta la condizione di sincronizzazione frequenza-fase, mentre f in microonde = f in microonde1. In questo caso, la frequenza del segnale di uscita del sintetizzatore di frequenza a microonde f MF = f MF · 1 = f in MW1 -f IF. Quindi, la frequenza f in del segnale a microonde in ingresso a microonde viene rapidamente sintonizzata nella banda Δf nell'ingresso a microonde del segnale a microonde (come mostrato in Fig. 4) dal valore f in della microonde1 al valore f in della microonde2 (in questo caso, la banda di sintonia della frequenza del segnale a microonde in ingresso f nella microonde è maggiore di 2 f IF, dove f IF = f nella microonde -f VCO. Contemporaneamente alla ristrutturazione della frequenza f nella microonda, la frequenza f VCO della microonda VCO viene risintonizzata dal valore f MF1 al valore f MF2 Tuttavia, a causa dell'inerzia dell'anello PLL, il tempo di ristrutturazione della frequenza dell'ingresso in) è sempre inferiore al tempo per stabilire la sincronizzazione nell'anello PLL (τ anello PLL), cioè t microonde AC in dell'anello PLL.

A causa dell'inerzia dell'anello PLL durante la sintonizzazione della frequenza VCO a microonde, si verificano anche condizioni per la violazione della sincronizzazione. Ad esempio, come mostrato in FIG. 4, quando si sintonizza la frequenza f del VCO dal valore iniziale di f MF1 (nella parte superiore dell'intervallo di sintonizzazione della frequenza del VCO a microonde) al successivo valore inferiore f MF2 in frequenza. nel mixer a microonde viene generato un segnale a frequenza intermedia speculare nel punto in cui f VCO = f 1 SCH2 = fin microonde2 + f IF. In questo caso (per una data fasatura di PFD 6), la condizione f VCO ≤f in microonde non sarà soddisfatta, cioè la frequenza non è bloccata dall'anello PLL, il che provoca una violazione della sincronizzazione frequenza-fase con "tirando" la frequenza f VCO al valore estremo superiore f VCO max range di sintonia della frequenza del VCO a microonde. Per ripristinare la sincronizzazione frequenza-fase nell'anello PLL nella presente invenzione, dovrebbe essere implementato il ciclo di sincronizzazione descritto nella prima modalità di funzionamento del sintetizzatore di frequenza a microonde. Il circuito sintetizzatore di frequenza a microonde, selezionato come prototipo, non prevede la possibilità di cambiare rapidamente la frequenza del segnale a microonde in ingresso, e quindi tale circuito non consente una sincronizzazione di fase stabile quando la frequenza del segnale a microonde in ingresso è sintonizzato.

Le modalità di funzionamento instabile sopra descritte del sistema PLL nel noto sintetizzatore di frequenza a microonde, scelto come prototipo dell'invenzione, sono state sperimentalmente testate e confermate.

Sulla base dell'invenzione proposta, sono stati sviluppati e testati sperimentalmente campioni di sintetizzatori di frequenza a microonde, che hanno confermato un funzionamento stabile con un rapido tempo di recupero della sincronizzazione frequenza-fase in varie modalità di funzionamento dei sintetizzatori di frequenza a microonde - meno di 100 μs.

Fonti di informazione

1. Manasevich V. Sintetizzatori di frequenza. Teoria e progetto. - M.: Comunicazione, 1979

2. Ryzhkov AV, Popov V.N. Sintetizzatori di frequenza nell'ingegneria delle comunicazioni radio. - M.: Radio e comunicazione, 1991, p. 110-113.

Sintetizzatore di frequenza a microonde contenente un generatore di microonde controllato in tensione (VCO), la cui uscita è collegata all'ingresso di un accoppiatore direzionale, la cui prima uscita è l'uscita del sintetizzatore di frequenza a microonde, e la seconda uscita dell'accoppiatore direzionale è collegato al primo ingresso del mixer a microonde, il secondo ingresso del mixer a microonde è collegato alla sorgente di uscita del segnale a microonde in ingresso, l'uscita del mixer a microonde è collegata all'ingresso del primo divisore di frequenza con rapporto di divisione variabile , la cui uscita è collegata al primo ingresso del rilevatore di fase di frequenza, il secondo ingresso del rilevatore di fase di frequenza è collegato all'uscita del secondo divisore di frequenza con fattore di divisione variabile, il cui ingresso è collegato con l'uscita della sorgente del segnale di riferimento e un filtro passa-basso è collegato tra il rilevatore di fase di frequenza e il VCO a microonde, caratterizzato dal fatto che il sintetizzatore di frequenza a microonde contiene inoltre un comparatore di fase, un multivibratore di attesa, due diodi e un amplificatore operazionale , mentre la prima e la seconda uscita del rilevatore di frequenza-fase sono collegate s rispettivamente con il primo e il secondo ingresso dell'amplificatore operazionale, la cui uscita è collegata all'ingresso del VCO a microonde, e il filtro passa basso è collegato tra il primo ingresso dell'amplificatore operazionale e la sua uscita, il primo ingresso del comparatore di fase è collegato all'uscita del primo partitore di frequenza con rapporto di divisione variabile e il primo ingresso del rilevatore di frequenza-fase, il secondo ingresso del comparatore di fase è collegato all'uscita del secondo divisore di frequenza con un variabile rapporto di divisione e al secondo ingresso del rivelatore frequenza-fase, l'uscita del comparatore di fase è collegata all'ingresso del multivibratore in attesa, la prima uscita del multivibratore in attesa è collegata tramite il primo diodo alla prima uscita della frequenza rivelatore di fase e con il primo ingresso dell'amplificatore operazionale, la seconda uscita del multivibratore in attesa è collegata tramite il secondo diodo alla seconda uscita del rivelatore di frequenza-fase e al secondo ingresso dell'amplificatore operazionale, e il primo e i secondi diodi sono collegati uno di fronte all'altro, mentre il microonde VCO, accoppiatore direzionale, microonde mixer, primo divisore di frequenza, rilevatore di fase di frequenza, amplificatore operazionale e filtro passa-basso formano un anello ad aggancio di fase (PLL) alla condizione: TM -τ m> τ PLL, dove TM è il periodo di oscillazione del multivibratore in attesa, m è la durata dell'impulso del multivibratore in attesa, PLL è il tempo per stabilire la sincronizzazione nell'anello ad aggancio di fase.

Brevetti simili:

L'invenzione riguarda la tecnologia delle comunicazioni. Il risultato tecnico consiste in un miglioramento complessivo dei principali parametri del sistema di sincronizzazione, ovvero: nell'aumento dell'immunità ai disturbi, nel miglioramento delle proprietà di filtraggio del sistema, nell'ampliamento delle bande di cattura e nel mantenimento della modalità di funzionamento sincrono, nella riduzione del tempo per entrare nel modo di funzionamento sincrono, nel garantire l'errore di fase statica zero e nel garantire il corretto funzionamento del dispositivo in presenza di variazioni e fluttuazioni dell'ampiezza del segnale di ingresso o variazioni del coefficiente di trasmissione dei rivelatori di fase.

L'invenzione riguarda la selezione della frequenza e il filtraggio dei segnali radio. Il risultato tecnico consiste nell'assicurare l'adattamento dei dispositivi per la selezione dei segnali radio all'ambiente di interferenza, nonché la capacità di controllarne il consumo energetico.

Un sintetizzatore di frequenza con percorsi di riduzione della frequenza commutata appartiene all'ingegneria radio e può essere utilizzato per formare una griglia di frequenze stabili con un passo uniforme in dispositivi di ricezione con maggiore immunità al rumore, nonché in dispositivi di ricezione con sintonizzazione rapida delle frequenze operative.

Il metodo proposto riguarda la tecnologia della comunicazione e le modalità di funzionamento delle unità di sincronizzazione (BS) contenenti generatori controllati (UG), più precisamente le modalità di generazione di un segnale di uscita altamente stabile dell'UG BS in modalità di attesa.

L'invenzione riguarda l'ingegneria elettronica, in particolare i sintetizzatori a griglia di frequenza (SSF) basati su un anello ad aggancio di fase (PLL) a impulsi con compensazione dell'interferenza frazionaria e può essere utilizzata quando si utilizzano circuiti basati sulla modulazione di ampiezza o larghezza di impulso di la corrente di compensazione.

L'invenzione riguarda il campo dell'ingegneria e dell'automazione radio, sistemi per la sintonizzazione automatica della frequenza della radiazione di laser a gas continui con caratteristiche di stabilizzazione migliorate e possono essere utilizzati nella tecnologia spaziale, in particolare, per misurare lo "spostamento viola" della frequenza della radiazione laser nel campo gravitazionale terrestre.

L'invenzione riguarda i computer elettronici e l'ingegneria radiofonica. Il risultato tecnico consiste nell'aumentare la velocità e la possibilità di generare segnali a modulazione di frequenza multifrequenza. Un sintetizzatore computazionale digitale di segnali modulati in frequenza contiene: un generatore di riferimento, un'unità di sagomatura e ritardo, tre registri di memoria, quattro dispositivi di memorizzazione digitale, un divisore con un rapporto di divisione variabile, due convertitori funzionali codice x - sin x, due inverse sin filtri x / x, un interruttore, due convertitori digitale-analogico. Gli ingressi digitali dei segnali DSC FM sono gli ingressi del primo, secondo e terzo registro di memoria e le sue uscite analogiche sono le uscite del primo e del secondo DAC. 2 malati

L'invenzione riguarda il campo dell'ingegneria radiofonica. Il risultato tecnico è l'espansione della larghezza di banda di cattura cambiando la forma simmetrica della caratteristica discriminante del discriminatore di fase logico con segno in una asimmetrica, e quando aumenta la zona del segno positivo o negativo della caratteristica discriminante, l'uno- aumenta la larghezza di banda di acquisizione laterale per le desintonizzazioni di frequenza iniziali del segno corrispondente. Il metodo per aumentare la larghezza di banda di cattura del sistema ad anello ad aggancio di fase con detto discriminatore è caratterizzato dal fatto che si determina il segno della differenza tra l'oscillazione in ingresso e in uscita generata dal generatore controllato, si generano tensioni di controllo aventi un segno corrispondente al segno della differenza di fase, che vengono combinati in un unico segnale che controlla la frequenza del generatore controllato. 2 n.p. f-ly, 7 ill.

Il loop ad aggancio di fase consente la sincronizzazione da un segnale sorgente monofase rumoroso. Il risultato tecnico consiste nel migliorare la velocità pratica di sincronizzazione ad uno o due periodi del segnale di frequenza sincronizzato, filtrando le interferenze nei segnali generati di fase e frequenza sincronizzati. Il sistema comprende blocchi di filtraggio di fase del primo ordine, filtro band-stop del secondo ordine, filtraggio di bassa frequenza del primo ordine, un blocco di integrazione, un blocco di moltiplicazione, un blocco per il calcolo dei coefficienti dei filtri digitali, un blocco di quattro -quadrante arcotangente. L'uso di metodi discreti per l'implementazione fisica del metodo con il coinvolgimento di mezzi a microprocessore consente il confronto e il calcolo di funzioni non lineari con accuratezza e risorse computazionali accettabili. I filtri sono implementati con coefficienti variabili, hanno il primo e il secondo ordine. A causa della sensibilità relativamente bassa del filtro di fase alle variazioni di frequenza, è possibile isolare rapidamente la fase di riferimento dal segnale originale. L'uso di un integratore discreto con feedback sul coefficiente di integrazione consente un'uscita rapida del segnale di frequenza sincronizzata allo stato stazionario. L'uso di un filtro discreto con coefficienti variabili e tenendo conto della transizione di fase attraverso i valori limite consente di filtrare efficacemente la fase sincronizzata senza spostarla rispetto alla fase dell'armonica fondamentale del segnale originale. Questo metodo consente di costruire sulla sua base sistemi di controllo per componenti armoniche in sistemi monofase e multifase e componenti simmetrici in sistemi multifase. L'applicazione principale di questo metodo nel controllo delle apparecchiature di conversione, è anche possibile utilizzarlo per la sincronizzazione rapida nelle comunicazioni e altre applicazioni con i requisiti di alta velocità per la sintonizzazione alla frequenza fondamentale e l'assegnazione della fase di riferimento. 1 malato

L'invenzione riguarda il campo dell'ingegneria radiofonica e può essere utilizzata nell'organizzazione di sistemi di comunicazione con un numero maggiore di canali, nonché in apparecchiature di misurazione, dove è richiesta la sintonizzazione di frequenza con un piccolo passo. L'invenzione si basa sul compito di ottenere oscillazioni a microonde con un piccolo passo di griglia di frequenza, basso rumore di fase e breve tempo di sintonia di frequenza. Per questo, nella banda delle onde ultracorte viene selezionata la frequenza del generatore di riferimento, che imposta la frequenza di confronto nel rivelatore di fase del sintetizzatore indiretto. In questo caso, la frequenza del generatore di riferimento altamente stabile viene preliminarmente spostata di una piccola quantità, che imposta un piccolo gradino della griglia di frequenza. Per questo, il segnale del generatore di riferimento viene inviato all'ingresso RF del modulatore in quadratura, modulato da segnali in quadratura a bassa frequenza della stessa frequenza e ampiezza, ma con uno sfasamento di 90 °. Quindi la frequenza di confronto differisce dalla frequenza dell'oscillatore di riferimento per il valore della frequenza di questi segnali a bassa frequenza. Il segnale trasformato in frequenza dall'uscita del modulatore di quadratura viene inviato al primo ingresso del rivelatore di fase di frequenza. La frequenza del generatore di microonde controllato in tensione viene divisa da un divisore a rapporto variabile e alimentata al secondo ingresso del rivelatore di frequenza di fase. Utilizzando un filtro passa-basso, i prodotti di confronto CA vengono soppressi e il segnale CC viene applicato all'ingresso di un generatore di microonde controllato in tensione. Questo metodo consente di formare oscillazioni a microonde con un passo di pochi kilohertz, senza aumentare il tempo di sintonizzazione del sintetizzatore, senza aumentare il livello di rumore di fase e mantenendo la stabilità della frequenza del sintetizzatore, determinata dalla stabilità della frequenza dell'oscillatore di riferimento, che, ad esempio, raggiunge 10-7-10-8.

L'invenzione riguarda l'elettronica, in particolare i sintetizzatori di frequenza basati su un anello ad aggancio di fase (PLL). Il risultato tecnico consiste nel ridurre il livello di rumore di fase e componenti discreti laterali nello spettro del segnale di uscita, che a sua volta migliora la qualità del segnale di uscita, pur mantenendo un'alta risoluzione in frequenza e un'ampia banda di sintonia. Il sintetizzatore di frequenza contiene un moltiplicatore di frequenza del segnale di ingresso collegato in serie, un divisore a rapporto di divisione fisso, un primo microcircuito a sintesi digitale diretta, un rilevatore di frequenza di fase, un primo filtro passa basso, un generatore controllato in tensione, un anello di retroazione negativo comprendente un mixer collegato in serie, uno degli ingressi che è collegato all'uscita del generatore controllato in tensione, e il secondo ingresso è collegato all'uscita del moltiplicatore di frequenza del segnale di ingresso, il secondo filtro passa basso e il secondo diretto il microcircuito di sintesi digitale, la cui uscita è collegata all'ingresso del rilevatore di frequenza di fase, e il dispositivo di controllo, le cui uscite sono collegate agli ingressi del primo e del secondo chip sono sintesi digitale diretta. L'invenzione prevede una diminuzione del livello di rumore di fase e componenti discreti nello spettro del segnale di uscita, che, a sua volta, migliora la qualità del segnale di uscita, pur mantenendo alta risoluzione in frequenza e ampia banda di sintonia. 1 malato

L'invenzione riguarda l'ingegneria radiofonica. Il risultato tecnico dell'invenzione è aumentare la velocità e la capacità di lavorare con un segnale di riferimento di qualsiasi duty cycle, il cui periodo è un multiplo del periodo di clock, nonché la capacità di regolare la frequenza di clock lungo i bordi dei dati ricevuti. Un metodo di regolazione della frequenza, in cui, per la durata dell'azione degli impulsi alle uscite del rivelatore di fase (PD), vengono generati rispettivamente segnali di polarità positiva e negativa, che vengono poi sommati, filtrati e il segnale ricevuto è controllato dalla frequenza del generatore, il fronte dell'impulso alla prima uscita lungo il fronte del segnale di riferimento, e il suo taglio - da qualsiasi commutazione di misure. Se il fronte del segnale di riferimento compare dopo il fronte dei cicli di clock, allora viene generato anche un segnale sulla seconda uscita del PD con la durata della pausa di clock. PD contiene tre elementi 2-AND, tre D-flip-flop e un circuito logico per la congiunzione di 3 segnali. 2 n. e 7 p.p. f-ly, 11 malati.

L'invenzione riguarda radar e sonar. Il risultato tecnico è quello di fornire la soppressione dei lobi laterali per il codice P3 di lunghezza dispari. A tale scopo, il dispositivo per la soppressione dei lobi laterali durante la compressione degli impulsi dei codici P3 polifase contiene un filtro Woo modificato per il codice P3 di lunghezza dispari N collegato all'ingresso e un generatore di segnale di correzione digitale da un convertitore di codice collegato in serie in un complesso codice coniugato e un filtro digitale con risposta impulsiva finita del filtro FIR di ordine N + 1 con (N + 2) coefficienti -1,1, 0, ... 0, -1,1, l'uscita di un sommatore collegato al primo ingresso, una linea di ritardo per la durata di un elemento di codice e un sottrattore a due ingressi, dove l'uscita del filtro Woo è collegata all'ingresso la linea di ritardo e al primo ingresso del sottrattore, l'uscita collegata a il secondo ingresso del sommatore e il secondo ingresso del sottrattore è collegato all'uscita della linea di ritardo, il primo coefficiente della risposta all'impulso del filtro modificato Woo è uguale a 1 - exp (iπ / N), dove, e (N + 2) vettore -dimensionale dei coefficienti di filtro del formatore di segnale di correzione digitale, rispettivamente, è pari a -1.1, 0.0, ... 0, -1.1. 2 malati

I dispositivi proposti riguardano sistemi radar e sonar con compressione di impulsi di codici multifase. Il risultato tecnico consiste nel migliorare la qualità della compressione del segnale, soppressione dei lobi laterali che si verificano durante il processo di compressione, che fornisce un aumento del numero di codici polifase di lunghezza N, per tutti i valori di time shift (campioni), esclusi due ± N, in cui il livello relativo dei lobi laterali è compreso nell'intervallo da -20 lgN -6 a -20 lgN -8 dB a causa dell'uso di codici troncati simmetricamente formati dalla cancellazione successiva di un numero uguale del primo e dell'ultimo simbolo dei codici di maggiore lunghezza. In questo caso, l'ampiezza del lobo principale a livello di -6 dB è pari a 2τ, a livello di PSL si trova nell'intervallo 3 ÷ 4τ e la perdita segnale-rumore all'uscita del dispositivo è -1,7 dB. Il dispositivo per la soppressione dei lobi laterali durante la compressione degli impulsi di codici polifase troncati simmetricamente di lunghezza N contiene un primo filtro digitale con un FIR dell'ordine di N-1 collegato in ingresso e un generatore di segnali di correzione digitale, costituito da un codice collegato in serie convertitore in un codice complesso coniugato e un secondo filtro digitale con risposta impulsiva finita dell'ordine di N + 1, la cui uscita è collegata al primo ingresso del sommatore, e l'uscita del primo filtro digitale è collegata al linea di ritardo per la durata di un elemento di codice e al primo ingresso del sottrattore, il cui secondo ingresso è collegato all'uscita della linea di ritardo, e l'uscita è collegata al secondo ingresso del sommatore. 3 p.n. cl, 4 dwg

Il gruppo delle invenzioni riguarda dispositivi di memorizzazione e può essere utilizzato per controllare la sincronizzazione per la scrittura su dispositivi di memorizzazione in un'architettura incoerente. Il risultato tecnico è quello di compensare i cambiamenti nel ritardo di una vera rete di distribuzione dell'orologio. Il dispositivo contiene un circuito ricevitore e un circuito generatore di suoneria. La circuiteria del ricevitore include un percorso dati e una rete di distribuzione dell'orologio in una configurazione incoerente. Il circuito dell'oscillatore ad anello include una replica di una rete di distribuzione dell'orologio abbinata a una rete di distribuzione dell'orologio reale. 3 n. e 17 c.p. f-ly, 10 ill.

Il generatore di scala temporale si riferisce a dispositivi per la sincronizzazione di segnali in frequenza, sfasamento e scala temporale. Il risultato tecnico è quello di migliorare la precisione della sincronizzazione della scala temporale. Il generatore della scala temporale contiene: un'unità di ricezione della scala temporale, un generatore di sequenza quantistica interno, un divisore, un'unità di trasmissione della scala temporale, uno shaper dell'intervallo di guardia, un selettore temporale, un'unità di linea di ritardo commutata, un'unità comparatore e una tensione di rampa Generatore. 5 dwg, 1 cucchiaio

L'invenzione riguarda l'ingegneria radiofonica e può essere utilizzata in dispositivi trasmittenti e riceventi della gamma di frequenze delle microonde. Il risultato tecnico è quello di aumentare il funzionamento stabile durante la sintonizzazione della frequenza del segnale a microonde in ingresso. Il sintetizzatore di frequenza a microonde contiene un generatore di microonde controllato in tensione, un accoppiatore direzionale, un miscelatore di microonde, una sorgente di un segnale a microonde in ingresso, un primo divisore di frequenza con un rapporto di divisione variabile, un rivelatore di fase di frequenza, un secondo divisore di frequenza con un fattore di divisione variabile, una sorgente di segnale di riferimento, un filtro passa basso, un comparatore di fase, un multivibratore in attesa, due diodi e un amplificatore operazionale. 4 malati

Durante lo sviluppo e la configurazione di dispositivi a microonde, i radioamatori hanno spesso difficoltà associate alla mancanza di apparecchiature di misurazione per la gamma di frequenza richiesta. Il sintetizzatore di frequenza proposto può essere realizzato in un ambiente amatoriale. Funziona nella gamma 1900 ... 2275 MHz. Il valore della frequenza viene selezionato tra diversi possibili utilizzando un interruttore.

A frequenze relativamente basse (fino a 100 ... 150 MHz), il problema della stabilizzazione della frequenza del generatore viene risolto utilizzando risonatori al quarzo, a frequenze più elevate (400 MHz) - utilizzando risonatori su onde acustiche di superficie (risuonatori SAW), alle frequenze delle microonde risonatori dielettrici in ceramica di alta qualità e altri risonatori di alta qualità. La stabilizzazione mediante componenti passivi ha i suoi vantaggi: semplicità e costi di implementazione relativamente bassi. Il suo principale svantaggio è l'impossibilità di un cambiamento significativo nella frequenza del segnale generato senza modificare l'elemento di impostazione della frequenza.

I sintetizzatori di frequenza integrati ampiamente utilizzati consentono di implementare una rapida sintonizzazione elettronica del generatore (comprese le microonde), mantenendo la stabilità delle alte frequenze. I sintetizzatori sono di tipo diretto e indiretto.

I vantaggi della sintesi diretta sono considerati l'elevata velocità di variazione della frequenza e l'accordatura con un piccolo passo. Tuttavia, a causa della presenza nel segnale sintetizzato di un gran numero di componenti spettrali derivanti da numerose trasformazioni non lineari, i dispositivi di sintesi diretta sono usati raramente nelle apparecchiature a microonde.

Per la sintesi a microonde vengono spesso utilizzati sintetizzatori di tipo indiretto con un anello ad aggancio di fase (PLL). Il principio di funzionamento del PLL, nonché il metodo di calcolo del filtro di retroazione, sono stati ampiamente e ripetutamente considerati in letteratura, ad esempio in. Esistono diversi programmi freeware che consentono di calcolare i parametri ottimali per i filtri di feedback, possono essere trovati su Internet all'indirizzo o .

I sintetizzatori integrati con PLL sono di due tipi: programmabili (i valori di frequenza sono impostati da comandi esterni) e non programmabili (non è possibile modificare i fattori di moltiplicazione e divisione fissi della frequenza di riferimento).

Gli svantaggi dei sintetizzatori integrati non programmabili, ad esempio MC12179, includono la necessità di utilizzare un risonatore al quarzo con una frequenza specificata con precisione, il che non è sempre possibile. I sintetizzatori programmabili come l'UMA1020M non hanno questo inconveniente. In presenza di un microcontrollore di controllo, non è tecnicamente difficile sintonizzare un tale sintetizzatore su una data frequenza. Gli oscillatori a microonde con sintonizzazione elettronica della frequenza necessari per il funzionamento congiunto con il microcircuito sintetizzatore sono a disposizione del consumatore sotto forma di moduli funzionalmente completi realizzati con tecnologia ibrida.

Uno schema di un sintetizzatore di frequenza da laboratorio progettato per controllare e regolare la sintonizzazione delle apparecchiature nella gamma di 2 GHz è mostrato in Fig. 1. La sua base è il microcircuito UMA-1020M (DA3), la cui documentazione tecnica può essere trovata sul sito web del produttore all'indirizzo .

Il sintetizzatore ha anche un oscillatore controllato in tensione DA1 (VCO), un oscillatore a cristallo DA2 da 10 MHz e un microcontrollore DD1. Il segnale a microonde dall'uscita VCO viene inviato all'uscita del sintetizzatore (connettore XW1) e all'ingresso del divisore di frequenza programmabile principale del microcircuito DA3. Il segnale della frequenza esemplare dall'uscita del generatore DA2 viene inviato a un divisore di frequenza programmabile ausiliario, anch'esso incluso nel microcircuito DA3.

I rapporti di divisione di frequenza dei divisori principale e ausiliario sono impostati dal microcontrollore DD1 (Z86E0208PSC) inviando comandi appropriati tramite il bus dati a tre fili (pin 11-13 DA3). Il codice sorgente del programma di controllo è mostrato in tabella. uno. Memoria interna il microcontrollore è sufficiente per memorizzare i dati su sette frequenze diverse. Uno dei valori di frequenza o la modalità in cui non c'è segnale in uscita viene selezionato con i ponticelli S1-S3 secondo la tabella. 2. La modalità impostata ha effetto al momento dell'accensione del dispositivo, dopodiché nessuna manipolazione degli interruttori ne pregiudica il funzionamento finché non viene riaccesa. Il LED HL1 dovrebbe spegnersi 1 s dopo l'accensione. Puoi leggere la programmazione dei microcontrollori Zilog in.

Il sintetizzatore è montato su un circuito stampato, aspetto esteriore che è mostrato in Fig. 2. Resistenze e condensatori applicati per montaggio superficiale.

Letteratura

1. Metodo Starikov O. PLL e principi di sintesi di segnali ad alta frequenza. - Chip News, 2001, n.6.
2. VCO Designer "s Handbook 2001. VCO / HB-01. - Mini-Circuiti.
3. Glvdshtein M. A. Microcontrollori della famiglia Z86 di Zilog. Guida del programmatore. - M.: DODEKA, 1999, 96 p.

Oltre al sintetizzatore a microonde, il microcircuito UMA1020M ne contiene un altro, che opera nella gamma di frequenze 20..300 MHz, 6n non viene utilizzato nel design descritto.